お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2013-12-13 13:00
FPGA向けアプリケーション依存テストのための効率的なスキャンBISTアーキテクチャ
伊藤渓太米田友和大和勇太畠山一実井上美智子奈良先端大DC2013-68
抄録 (和) 本論文では,FPGA上のアプリケーション回路をテスト対象とした効率の良いスキャンBISTアーキテクチャを提案する.
提案アーキテクチャは,BIST関連回路であるLFSR,MISRおよびテストポイント用のスキャンチェーンを実装するための回路構成資源として,プログラマブル・ロジックの代わりに,アプリケーション回路の実装に用いられていないメモリ・ブロックを効率良く使用する.
提案アーキテクチャにおけるテストポイント用スキャンチェーンは,LOC方式のAt-speed遅延テストにおいて拡張スキャン動作を実現し,テスト品質を改善することが可能である.
実験結果では,提案アーキテクチャが効率良く未使用回路構成資源を活用し,高いテスト品質を実現することを示す. 
(英) This paper presents a scan-based BIST architecture for testing of application-dependent circuits configured on FPGA.
In order to build up BIST components such as LFSR, MISR and scan chains for test points, the proposed architecture efficiently utilizes memory blocks, instead of logic elements, which are unused for application-dependent circuits.
The proposed BIST architecture provides enhanced-scan functionality for test points and performs a hybrid test application of LOC and enhanced-scan to improve delay test quality.
Experimental results show that the proposed BIST architecture achieves high delay test quality with efficient resource utilization.
キーワード (和) FPGA / BIST / 遅延テスト / テスト容易化設計 / / / /  
(英) FPGA / BIST / delay test / DFT / / / /  
文献情報 信学技報, vol. 113, no. 353, DC2013-68, pp. 1-6, 2013年12月.
資料番号 DC2013-68 
発行日 2013-12-06 (DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード DC2013-68

研究会情報
研究会 DC  
開催期間 2013-12-13 - 2013-12-13 
開催地(和) 和倉温泉観光会館 
開催地(英)  
テーマ(和) 安全性および一般 
テーマ(英) Safety, etc. 
講演論文情報の詳細
申込み研究会 DC 
会議コード 2013-12-DC 
本文の言語 日本語 
タイトル(和) FPGA向けアプリケーション依存テストのための効率的なスキャンBISTアーキテクチャ 
サブタイトル(和)  
タイトル(英) Efficient Scan-Based BIST Architecture for Application-Dependent FPGA Test 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) BIST / BIST  
キーワード(3)(和/英) 遅延テスト / delay test  
キーワード(4)(和/英) テスト容易化設計 / DFT  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 伊藤 渓太 / Keita Ito / イトウ ケイタ
第1著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第2著者 氏名(和/英/ヨミ) 米田 友和 / Tomokazu Yoneda / ヨネダ トモカズ
第2著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第3著者 氏名(和/英/ヨミ) 大和 勇太 / Yuta Yamato / ヤマト ユウタ
第3著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第4著者 氏名(和/英/ヨミ) 畠山 一実 / Kazumi Hatayama / ハタヤマ カズミ
第4著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第5著者 氏名(和/英/ヨミ) 井上 美智子 / Michiko Inoue / イノウエ ミチコ
第5著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2013-12-13 13:00:00 
発表時間 25分 
申込先研究会 DC 
資料番号 DC2013-68 
巻番号(vol) vol.113 
号番号(no) no.353 
ページ範囲 pp.1-6 
ページ数
発行日 2013-12-06 (DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会