講演抄録/キーワード |
講演名 |
2013-11-29 10:30
高位合成を用いたストリーム処理におけるマルチFPGAシステム向け回路分割手法の提案 ○國上太旗・宮島敬明・天野英晴(慶大) CPSY2013-68 |
抄録 |
(和) |
近年,高位合成技術の発達によってField Programmable Gate Array(FPGA) などのリコンフィギャラブルデバイスの設計環境が改善されてきている.
それにより,従来よりも大規模なアルゴリズムをFPGA に実装し,高速化を図る研究事例が増加してきている.
特に,計算流体力学などの分野ではFPGA を用いたハードウェアオフローディングによる高速化が行われている.
しかしながらFPGA には面積や演算器数に制約があり,対象とするFPGA の容量を超えた面積の回路を実装することが困難である.
そこで,本研究では高位合成を用いて,回路を複数のFPGA に分割実装を行うことで,大規模な回路の実装を目指す.
本稿では特に,ストリーム処理を行う回路を複数FPGA に分割実装することを想定した回路分割手法の提案を行う. |
(英) |
High-Level Synthesis (HLS) has been utilized as a practical tool especially for designing Field Programmable
Gate Arrays (FPGAs). Complicated scientific applications can be relatively easily designed with HLS for high performance
computation. However, compared with other accelerators, size limitation of an FPGA is severe problem. In order to implement
a large algorithm, a large system with multiple FPGAs are required. Unfortunately, the current HLS tool has almost no
support to implement a large application into multiple FPGAs, and users must take care of it by themselves. In this report,
a design environment is proposed to divide a large algorithm into some small functions, and implement on some FPGAs by
using an existing HLS tool called CWB (Cyber Work Bench). A practical application in physics is adopted and processed by
the proposed tool. |
キーワード |
(和) |
高位合成 / 回路分割 / 複数FPGA / / / / / |
(英) |
High Level Synthesis / HLS / Multi FPGA / Circuit Division / / / / |
文献情報 |
信学技報, vol. 113, no. 324, CPSY2013-68, pp. 53-58, 2013年11月. |
資料番号 |
CPSY2013-68 |
発行日 |
2013-11-20 (CPSY) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2013-68 |
研究会情報 |
研究会 |
VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
開催期間 |
2013-11-27 - 2013-11-29 |
開催地(和) |
鹿児島県文化センター |
開催地(英) |
|
テーマ(和) |
デザインガイア2013 -VLSI設計の新しい大地- |
テーマ(英) |
Design Gaia 2013 -New Field of VLSI Design- |
講演論文情報の詳細 |
申込み研究会 |
CPSY |
会議コード |
2013-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
本文の言語 |
日本語 |
タイトル(和) |
高位合成を用いたストリーム処理におけるマルチFPGAシステム向け回路分割手法の提案 |
サブタイトル(和) |
|
タイトル(英) |
A circuit division method for High-Level synthesis on Multi-FPGA systems in stream processing |
サブタイトル(英) |
|
キーワード(1)(和/英) |
高位合成 / High Level Synthesis |
キーワード(2)(和/英) |
回路分割 / HLS |
キーワード(3)(和/英) |
複数FPGA / Multi FPGA |
キーワード(4)(和/英) |
/ Circuit Division |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
國上 太旗 / Daiki Kugami / クガミ ダイキ |
第1著者 所属(和/英) |
慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.) |
第2著者 氏名(和/英/ヨミ) |
宮島 敬明 / Takaaki Miyajima / ミヤジマ タカアキ |
第2著者 所属(和/英) |
慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.) |
第3著者 氏名(和/英/ヨミ) |
天野 英晴 / Hideharu Amano / アマノ ヒデハル |
第3著者 所属(和/英) |
慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2013-11-29 10:30:00 |
発表時間 |
25分 |
申込先研究会 |
CPSY |
資料番号 |
CPSY2013-68 |
巻番号(vol) |
vol.113 |
号番号(no) |
no.324 |
ページ範囲 |
pp.53-58 |
ページ数 |
6 |
発行日 |
2013-11-20 (CPSY) |