| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-11-28 11:15 書込み電力最小カット部探索とそれを用いた不揮発論理回路の低電力化 ○糸井優大・木村晋二（早大）  VLD2013-82 DC2013-48 |
|
| 抄録 | （和） | 近年，磁気トンネル結合を用いた次世代不揮発メモリ/レジスタが注目されている．これらは，電源遮断時でも記憶を保持でき，CMOS 素子と集積できかつ高速動作が可能である．これらを用いることで，状態の退避をケアすることなく，細粒度なLSI の電源管理が可能となる．しかし，不揮発素子は通常メモリ素子に比べて書込み電力が10 倍程度大きく，不要な書込みを制限することが必要不可欠である．我々はこれまでに，状態保存レジスタの不揮発化における書込み削減のため，元のレジスタの位置とは異なる場所に状態保存レジスタを挿入する手法を提案した．よりスイッチング確率が小さい位置に状態保存レジスタを配置することにより，元の場所に配置する場合に比べて書込み頻度を削減できる．スイッチング確率最小位置の探索には，最大フロー最小カット定理を用いたカット探索を利用する．本稿では，カットの探索時に，スイッチング確率だけでなく状態保存や復帰のために必要となる付加回路のオーバーヘッドについても考慮することでトータルの消費電力を最小化する手法について述べる．さらに，本手法をISCAS 89 ベンチマーク回路5 個に適用し，論理合成後の電力評価を行った．その結果，元のレジスタの位置に不揮発レジスタを入れるのと比べて，2.6%‐15.1% (平均8.34%) の電力削減が得られることを示した． |
| （英） | Recently, the next generation non-volatile memory/register using magnetic tunnel junction elements has been paid attention. Such devices can keep the data when power off，can be integrated in CMOS LSI and have fast access speed. By using such devices, we can apply fine and low overhead power control for CMOS LSI. The write energy of such devices, however, is larger than that of a usual D flip-flop (about 10 times). So it is very important to reduce the write operations on such devices. Therefore we have proposed a write reduction method for non-volatile registers, where a minimum cut-set that has the smallest switching activity is searched by using the min-cut max-flow theorem and non-volatile registers are inserted to the cut-set. In this study, we also consider the overhead of additional circuits for recovering and saving the state to minimize the total power of the circuit. The method has been implemented and applied to ISCAS 89 benchmarks. Compared with the case where non-volatile registers are inserted to the original position, 2.6%～15.1% power reductions (8.34% on average) have been found. | |
| キーワード | （和） | 不揮発メモリ / クロックゲーティング / 最大フロー最小カット定理 / / / / / |
| （英） | Non-volatile memory / Clock gating / Max-flow min-cut theorem / / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 320, VLD2013-82, pp. 147-152, 2013年11月. | |
| 資料番号 | VLD2013-82 | |
| 発行日 | 2013-11-20 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-82 DC2013-48 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2013-11-27 - 2013-11-29 |
| 開催地（和） | 鹿児島県文化センター |
| 開催地（英） | |
| テーマ（和） | デザインガイア2013 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2013 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2013-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 書込み電力最小カット部探索とそれを用いた不揮発論理回路の低電力化 |
| サブタイトル（和） | |
| タイトル（英） | Power Reduction of Non-volatile Logic Circuits Using the Minimum Writing Power Cut-set of State Registers |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 不揮発メモリ / Non-volatile memory |
| キーワード(2)（和/英） | クロックゲーティング / Clock gating |
| キーワード(3)（和/英） | 最大フロー最小カット定理 / Max-flow min-cut theorem |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 糸井 優大 / Yudai Itoi / イトイ ユウダイ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 木村 晋二 / Shinji Kimura / キムラ シンジ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-11-28 11:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2013-82, DC2013-48 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.320(VLD), no.321(DC) |
| ページ範囲 | pp.147-152 |
| ページ数 | 6 |
| 発行日 | 2013-11-20 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]