講演抄録/キーワード |
講演名 |
2013-11-27 14:05
PPCに基づく高歩留まり回路の発見的設計手法 ○早苗駿一・原 祐子(奈良先端大)・山下 茂(立命館大)・中島康彦(奈良先端大) VLD2013-65 DC2013-31 |
抄録 |
(和) |
PPC (Partially-Programmable Circuit)は組み合わせ回路の一部をLUT(Look Up Table)に置き換え,冗長な配線を加えた新しい回路モデルである.LUTの論理再構成機能を利用してLSI製造時の故障を回避することにより,歩留まりを向上させることが可能である.本論文では,合成対象の回路をいくつかのサブ回路に分割し,サブ回路ごとに最適化することでPPCの合成に要する時間を削減する発見的手法を提案する.2種類のLUTの設定条件において評価し,全探索による結果と比較して探索時間を平均で92.2%, 90.1%削減しつつ,89.0%, 100%の解の最適性を実現した.PPCの合成における本手法の有効性と,ベンチマーク回路の特徴を踏まえた考察を示す. |
(英) |
A PPC (Partially-Programmable Circuit) is a novel circuit model, which replaces some logic gates with LUTs (Look Up Tables) and adds redundant wires. PPCs have an ability to improve the manufacturing yield by bypassing some faults utilizing the reconfigurability of the LUTs. In this paper, a heuristic method which partitions a circuit into several sub-circuits and optimizes each sub-circuit is proposed for reducing the exploration time of adding the redundant wires. The proposed method is evaluated with two types of LUTs. Comparing with a full search method, our method reduced the exploration time by 92.2% and 90.1% while maintaining the high optimality (on average 89.0% and 100%, respectively), which demonstrates the effectiveness of the proposed method. Furthermore, discussions considering features of benchmark circuits are given. |
キーワード |
(和) |
歩留まり改善 / (Partially-Programmable Circuit / 最適化 / / / / / |
(英) |
Yield Improvement / Partially-Programmable Circuit / Optimization / / / / / |
文献情報 |
信学技報, vol. 113, no. 320, VLD2013-65, pp. 27-32, 2013年11月. |
資料番号 |
VLD2013-65 |
発行日 |
2013-11-20 (VLD, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2013-65 DC2013-31 |
|