講演抄録/キーワード |
講演名 |
2013-11-27 14:30
ビアプログラマブルアーキテクチャVPEX4 (1) ~ 配線混雑度改善と低消費電力性能向上のための基本論理素子の改良 ~ ○堀 遼平・大谷 拓・人見達郎・上口翔大(立命館大)・吉川雅弥(名城大)・藤野 毅(立命館大) VLD2013-71 DC2013-37 |
抄録 |
(和) |
LSI微細プロセス技術とともに,マスクコストの高騰が問題となっている.この問題に対して,我々はビアプログラマブル技術の利用を検討してきた.これまでに3層のビアマスクで論理を変更するVPEX3アーキテクチャを提案し,チップ試作・評価を行ってきた.本論文では,VPEX3の改良案として新たにVPEX4アーキテクチャを提案する.この改良によりUtilizationが向上し,実装時面積が改善されたことを報告する. |
(英) |
The Non-Recruring Engineering (NRE) cost of LSI is increasing drastically with the advances in LSI process and manufacturing technology. For this problem, we discuss using “Via programmable” technology which is programmed only via layer in photo-mask layer. We previously reported that proposal and evaluation of VPEX3 architecture configured logic function by costuming three via layers. In this paper, VPEX4 architecture is proposed as an improvement of VPEX3. In this result of the improvement, the area utilization of VPEX4 is better than that of VPEX3. |
キーワード |
(和) |
ストラクチャードASIC / ビアプログラマブル / ビアコンフィギュラブル / Exclusive-OR / 中量生産 / / / |
(英) |
Structured ASIC / Via Programmable / Via Configurable / Exclusive-OR / Middle-volume production / / / |
文献情報 |
信学技報, vol. 113, no. 320, VLD2013-71, pp. 81-86, 2013年11月. |
資料番号 |
VLD2013-71 |
発行日 |
2013-11-20 (VLD, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2013-71 DC2013-37 |