講演抄録/キーワード |
講演名 |
2013-09-19 13:00
3次元FPGAアレイVocaliseの回路構成方法 ○久保泰正・黎 江・集 祐介・小笠原 麦・関根優年(東京農工大) RECONF2013-32 |
抄録 |
(和) |
制御用と演算用2つのFPGAを搭載したFPGAカードを多数組み合わせることで3次元FPGAアレイHPCシステム,Virtual Object by Configurable Array of Little Scalable Engine (Vocalise)を構築した.このシステムは6方向に直接接続するI/Oを持っているため高速で通信が可能である.本報告ではこのVocaliseでの回路書き込み・通信・制御方法について述べる.更にVocaliseの適応例として画層処理回路などを構成しロボットに搭載する応用例を示す. |
(英) |
We have been developing the 3D FPGA-Array HPC system named as“Vocalise(Virtual Object by Configurable Array of Little Scalable Engine)”that is composed of large numbers of the FPGA card which has controller FPGA and processing FPGA. This system has 6 I/O terminals for connecting each other in 3 dimensional formations. Therefore, this system enables to achieve high speed communication among FPGAs in the FPGA arrays. We present communication and cotrol system. Furthermore, we show how to implement image processing circuit within“Vocalise”for the robot. |
キーワード |
(和) |
Vocalise / 3次元FPGAアレイ / Reconfigurable HPC / / / / / |
(英) |
Vocalise / 3D FPGA-Array / Reconfigurable HPC / / / / / |
文献情報 |
信学技報, vol. 113, no. 221, RECONF2013-32, pp. 73-78, 2013年9月. |
資料番号 |
RECONF2013-32 |
発行日 |
2013-09-11 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2013-32 |