講演抄録/キーワード |
講演名 |
2013-09-18 17:00
低消費電力プロセッサのための限定的動的再構成アーキテクチャ ○平尾岳志・金 多厚・肥田 格・浅井哲也・本村真人(北大) RECONF2013-24 |
抄録 |
(和) |
高性能・高エネルギー効率のプロセッサを実現するアプローチとして、対象プログラムのホットパスを可変構造のデータパスにマッピングしアクセラレートするリコンフィギュラブルプロセッサが注目されている。
本稿では、処理の内容が多岐にわたり、かつ低消費電力性が強く求められる組込み用途をターゲットとし、Control-Flow Driven Data-Flow Switching (CDDS)可変データパスアーキテクチャを提案する。
このアーキテクチャは、(1)動的再構成を必要最小限な範囲に限定することで、柔軟性と低消費電力性の両立を目指す、
(2)既存命令列をそのままデータパスにマッピングすることで、既存アーキテクチャからスムーズに移行可能なリコンフィギュラブルプロセッサを目指す、の2点をその特徴とする。
小規模なプログラムによる予備評価の結果、CDDSアクセラレータは、ベースプロセッサに比べ、約3~6倍の性能電力比の向上を達成することができた。 |
(英) |
Reconfigurable processors have widely attracted attention as an approach to realize high-performance and highly energy-efficient processors that map a target program's hot path to a reconfigurable datapath.
In this paper, we propose a Control-Flow Driven Data-Flow Switching (CDDS) variable datapath architecture for embedded applications that demand extremely low power consumption in a wide range of uses.
This architecture is characterized by following two features:
(1) achieving both flexibility and low energy consumption by limiting the scope of the dynamic reconfiguration,
(2) realizing smooth migration from the existing architecture by mapping the existing instruction sequence to the datapath.
Preliminary evaluation on small programs have revealed that the CDDS accelerator achieves approximately 3 to 6 times the performance/power improvements, compared to a base processor. |
キーワード |
(和) |
リコンフィギュラブルシステム / プロセッサアーキテクチャ / 組込みシステム / / / / / |
(英) |
Reconfigurable system / Processor architecture / Embedded system / / / / / |
文献情報 |
信学技報, vol. 113, no. 221, RECONF2013-24, pp. 25-30, 2013年9月. |
資料番号 |
RECONF2013-24 |
発行日 |
2013-09-11 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2013-24 |