講演抄録/キーワード |
講演名 |
2013-03-06 15:10
フォールト解析対策回路を対象としたハードウェアトロイの実装と評価 ○塚平峻矢・松島大祐(名城大)・熊木武志(立命館大)・吉川雅弥(名城大) VLD2012-161 |
抄録 |
(和) |
近年,リバースエンジニアリング等の技術の進歩に伴い,ハードウェアトロイの脅威が顕在化してきた.ハードウェアトロイとは,あらかじめ定めた発症条件をトリガとして,ユーザに気づかれずにシステムの停止,重要情報の流出等の破壊工作を行うハードウェアウイルスで,機密情報を保持する暗号回路を対象とする場合が多い.一方で,暗号回路は,不正攻撃に対する対策回路を用いるが,先行研究では,無対策の暗号回路に対してのハードウェアトロイが報告されている. そこで本研究では,代表的な対策方式であるフォールト解析対策回路を対象としてハードウェアトロイを新たに考案し,FPGAに実装した評価実験により有用性を実証した. |
(英) |
Recently, the threat of hardware Trojans in forged integrated circuits has become serious problem due to the advancement of reverse-engineering technologies. The hardware Trojan is a malicious hardware virus that is incorporated into the LSI circuit. When the hardware Trojan trigger is actuated, the LSI performs subversive operations, such as the leaking of important information. Almost all previous studies on a hardware Trojan focus on cryptographic circuits, because confidential information is generally protected using a cryptographic circuit. These previous studies adopted non-countermeasure circuits, although countermeasure circuits against illegal attacks are often used as cryptographic circuits in general. Therefore, this study proposes a new hardware Trojan for countermeasure circuits. Experimental results using FPGA show the threat of the proposed hardware Trojan. |
キーワード |
(和) |
フォールト解析 / AES / 対策回路 / ハードウェトロイ / / / / |
(英) |
Fault Analysis / AES / Countermeasure Circuit / Hardware Trojan / / / / |
文献情報 |
信学技報, vol. 112, no. 451, VLD2012-161, pp. 141-146, 2013年3月. |
資料番号 |
VLD2012-161 |
発行日 |
2013-02-25 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2012-161 |
研究会情報 |
研究会 |
VLD |
開催期間 |
2013-03-04 - 2013-03-06 |
開催地(和) |
沖縄県青年会館 |
開催地(英) |
Okinawa Seinen Kaikan |
テーマ(和) |
システムオンシリコンを支える設計技術 |
テーマ(英) |
Design Technology for System-on-Silicon |
講演論文情報の詳細 |
申込み研究会 |
VLD |
会議コード |
2013-03-VLD |
本文の言語 |
日本語 |
タイトル(和) |
フォールト解析対策回路を対象としたハードウェアトロイの実装と評価 |
サブタイトル(和) |
|
タイトル(英) |
Trojan Circuit for Fault Analysis Countermeasure and its Implementation |
サブタイトル(英) |
|
キーワード(1)(和/英) |
フォールト解析 / Fault Analysis |
キーワード(2)(和/英) |
AES / AES |
キーワード(3)(和/英) |
対策回路 / Countermeasure Circuit |
キーワード(4)(和/英) |
ハードウェトロイ / Hardware Trojan |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
塚平 峻矢 / Takaya Tsukadaira / ツカダイラ タカヤ |
第1著者 所属(和/英) |
名城大学 (略称: 名城大)
Meijo University (略称: Meijo Univ.) |
第2著者 氏名(和/英/ヨミ) |
松島 大祐 / Daisuke Matsushima / マツシマ ダイスケ |
第2著者 所属(和/英) |
名城大学 (略称: 名城大)
Meijo University (略称: Meijo Univ.) |
第3著者 氏名(和/英/ヨミ) |
熊木 武志 / Takeshi Kumaki / クマキ タケシ |
第3著者 所属(和/英) |
立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.) |
第4著者 氏名(和/英/ヨミ) |
吉川 雅弥 / Masaya Yoshikawa / |
第4著者 所属(和/英) |
名城大学 (略称: 名城大)
Meijo University (略称: Meijo Univ.) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2013-03-06 15:10:00 |
発表時間 |
25分 |
申込先研究会 |
VLD |
資料番号 |
VLD2012-161 |
巻番号(vol) |
vol.112 |
号番号(no) |
no.451 |
ページ範囲 |
pp.141-146 |
ページ数 |
6 |
発行日 |
2013-02-25 (VLD) |