| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-09-18 13:20 ［招待講演］耐タンパ暗号回路のLSI設計手法 ○藤野 毅・汐崎 充・久保田貴也（立命館大）・吉川雅弥（名城大）  RECONF2012-29 |
|
| 抄録 | （和） | 機密情報を守るための暗号回路実装においては，差分電力解析（DPA：Differential Power Analysis）等のサイドチャネル攻撃に対する耐性を考慮した耐タンパLSI設計を行わなければならない．本稿では，DPAの原理と過去提案されている対策手法と，その問題点を紹介する．さらに，我々が提案する，どのような入/出力値に対しても均一な消費電力となる，「２線式RSLメモリ」を用いた耐タンパ暗号回路設計手法を紹介する．本方式は，暗号回路におけるSBox等の非線形演算回路に「２線式RSLメモリ」を使用し，その他の線形回路にはXOR演算を用いた加算マスクを用いて設計が可能なため，一般的なLSIのデザインフローに親和性が高く，暗号回路を含むシステムLSIに容易に搭載することが可能である．現在もっとも普及している共通鍵暗号回路であるAES暗号回路を，提案方式を用いて0.18μmCMOSプロセスで設計・試作し，消費電力を用いた攻撃に対して，高い耐タンパ性が得られたことを報告する． |
| （英） | Tamper LSI Design Methodology have to be applied in order to implement secure cryptographic circuit which is resistant to side-channel attack such as DPA (Differential Power Analysis). The principle of DPA, some typical countermeasures against DPA, and the problem on the LSI implementation are introduced in this paper. The “dual-rail RSL memory” which consumes constant power irrespective of input/output value, is developed. The cryptographic design methodology, in which the “dual-rail RSL memory” is used on a non-linear circuit, and the additive masked logic using XOR gate is used on a linear circuit, is easy to be implemented on SoC, because these methods are easy to be implemented in the conventional LSI design flow. The AES cryptographic circuit, which is the most popular cryptographic algolithm, was designed in 0.18 um CMOS technology. The test chip demonstrates the high tamper resistance against power analysis. | |
| キーワード | （和） | 耐タンパLSI / サイドチャネル攻撃 / AES / DPA / CPA / WDDL / RSL / ２線式 RSLメモリ |
| （英） | Tamper Resistant LSI / Side-Channel Attack / AES / DPA / CPA / WDDL / RSL / Dual-rail RSL Memory | |
| 文献情報 | 信学技報, vol. 112, no. 203, RECONF2012-29, pp. 31-36, 2012年9月. | |
| 資料番号 | RECONF2012-29 | |
| 発行日 | 2012-09-11 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2012-29 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2012-09-18 - 2012-09-19 |
| 開催地（和） | 立命館大学 びわこくさつキャンパス エポック立命２１ |
| 開催地（英） | Epock Ritsumei 21, Ritsumeikan Univ. |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2012-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 耐タンパ暗号回路のLSI設計手法 |
| サブタイトル（和） | |
| タイトル（英） | The LSI Design Methodology of Tamper Resistant Cryptographic Circuit |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 耐タンパLSI / Tamper Resistant LSI |
| キーワード(2)（和/英） | サイドチャネル攻撃 / Side-Channel Attack |
| キーワード(3)（和/英） | AES / AES |
| キーワード(4)（和/英） | DPA / DPA |
| キーワード(5)（和/英） | CPA / CPA |
| キーワード(6)（和/英） | WDDL / WDDL |
| キーワード(7)（和/英） | RSL / RSL |
| キーワード(8)（和/英） | ２線式 RSLメモリ / Dual-rail RSL Memory |
| 第1著者 氏名（和/英/ヨミ） | 藤野 毅 / Takeshi Fujino / フジノ タケシ |
| 第1著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 汐崎 充 / Mitsuru Shiozaki / シオザキ ミツル |
| 第2著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 久保田 貴也 / Takaya Kubota / クボタ タカヤ |
| 第3著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 吉川 雅弥 / Masaya Yoshikawa / |
| 第4著者 所属（和/英） | 名城大学 (略称： 名城大) Meijyo University (略称： Meijyo Uiv.) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-09-18 13:20:00 |
| 発表時間 | 50分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2012-29 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.203 |
| ページ範囲 | pp.31-36 |
| ページ数 | 6 |
| 発行日 | 2012-09-11 (RECONF) |
[研究会発表申込システムのトップページに戻る]