| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-06-14 11:20 SVD-MIMO-OFDMシステムにおける特異値分解プロセッサの高速・低消費電力化設計 ○岩泉洋紀（北大）・吉澤真吾（北見工大）・宮永喜一（北大）  SIS2012-3 |
|
| 抄録 | （和） | 本稿では，SVD-MIMO-OFDMシステムの実現に必要な特異値分解及びフィードバック行列の圧縮・再構成を行うプロセッサを提案する．SVD-MIMOとはビームフォーミング伝送によりストリーム間干渉を抑制し，MIMOシステムの通信品質を大幅に改善することができる伝送方式である．従来の特異値分解プロセッサは計算に多くの時間を要するため実時間処理には不向きであった．提案プロセッサは設計にASIPアーキテクチャを用い，複数の浮動小数点演算器(FPU)を並列化し，複素行列演算に特化した演算命令を用意することで回路の処理効率化，高速・低消費電力化及び実時間処理を実現した． |
| （英） | In this paper, we propose a processor for singular value decomposition (SVD) and compression/reconstruction of feedback matrix, which is mandatory for SVD - multiple-input multiple-output - orthogonal frequency division multiplexing(MIMO-OFDM) systems. The SVD-MIMO is a transmission method, which can suppress multi-stream interference and improve communication quality by beamforming. Because of high calculation cost, any conventional SVD processors are unsuitable for real-time processing. We have employed an application specific instruction-set processor(ASIP) architecture and have realized the high-speed/low-power design and real-time processing by the parallelization of floating point unit(FPU) and arithmetic instructions specialized in complex matrix operations. | |
| キーワード | （和） | SVD-MIMO / 特異値分解 / ASIP / FPU / / / / |
| （英） | SVD-MIMO / Singular value decomposition / ASIP / FPU / / / / | |
| 文献情報 | 信学技報, vol. 112, no. 78, SIS2012-3, pp. 13-18, 2012年6月. | |
| 資料番号 | SIS2012-3 | |
| 発行日 | 2012-06-07 (SIS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SIS2012-3 |
|
| 研究会情報 | |
| 研究会 | SIS |
| 開催期間 | 2012-06-14 - 2012-06-15 |
| 開催地（和） | 帯広市とかちプラザ |
| 開催地（英） | Tokachi Plaza (Obihiro City) |
| テーマ（和） | スマートパーソナルシステム，一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | SIS |
| 会議コード | 2012-06-SIS |
| 本文の言語 | 日本語 |
| タイトル（和） | SVD-MIMO-OFDMシステムにおける特異値分解プロセッサの高速・低消費電力化設計 |
| サブタイトル（和） | |
| タイトル（英） | High-Speed and Low-Power Design of a Singular Value Decomposition Processor for SVD-MIMO-OFDM Systems |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SVD-MIMO / SVD-MIMO |
| キーワード(2)（和/英） | 特異値分解 / Singular value decomposition |
| キーワード(3)（和/英） | ASIP / ASIP |
| キーワード(4)（和/英） | FPU / FPU |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岩泉 洋紀 / Hiroki Iwaizumi / イワイズミ ヒロキ |
| 第1著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： HU) |
| 第2著者 氏名（和/英/ヨミ） | 吉澤 真吾 / Shingo Yoshizawa / ヨシザワ シンゴ |
| 第2著者 所属（和/英） | 北見工業大学 (略称： 北見工大) Kitami Institute of Technology (略称： KIT) |
| 第3著者 氏名（和/英/ヨミ） | 宮永 喜一 / Yoshikazu Miyanaga / ミヤナガ ヨシカズ |
| 第3著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： HU) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-06-14 11:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SIS |
| 資料番号 | SIS2012-3 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | no.78 |
| ページ範囲 | pp.13-18 |
| ページ数 | 6 |
| 発行日 | 2012-06-07 (SIS) |
[研究会発表申込システムのトップページに戻る]