講演抄録/キーワード |
講演名 |
2012-05-29 16:00
FPGA配線部のハードエラー検出および再構成による回避手法 ○西谷祐樹・井上万輝・尼崎太樹・久我守弘・飯田全広・末吉敏則(熊本大) RECONF2012-13 |
抄録 |
(和) |
FPGA は物理故障(ハードエラー)が発生しても他の領域に回路を再構成することで継続使用が可能である.しかし,故障のない領域に回路を実装するには故障箇所の検出と故障箇所を避けて再構成する時間が必要になる.そこで本稿では検出および回避にかかる時間の削減を目的に効率の良い故障検出手法および再構成による故障回避手法を提案する.故障検出では我々の先行研究で提案されている出荷テスト手法に追加経路を行い故障マルチプレクサを特定する.また回避手法では再構成によりタイルレベルおよびマルチプレクサレベルで故障回避を行う.その結果,先行研究の手法より故障候補数が10 分の1 に削減された.加えて,マルチプレクサレベルの故障回避では,回路性能が故障のないFPGA と比べておよそ2%の性能低下に収まり,ほぼ同程度の性能であることがわかった. |
(英) |
FPGA's fault detection needs a great deal of test time as compared with ASIC because FPGAs have complex structures and programmability. Moreover, the operation of both re-placement and re-routing must be performed to avoid fault points. These operations cause the increase of recovery time and degrades performance. In this paper, we propose a fault detection method and develop placement and routing tools to avoid fault resources in tile and multiplexer level avoidance, respectively. The evaluation of the detection method diagnosed a faulty multiplexer by six test congurations. We found out that the performance of faulty FPGA can curb the decline up to 2% as compared with the normal FPGA in multiplexer level avoidance. |
キーワード |
(和) |
故障検出 / 故障回避 / 耐故障性技術 / FPGA / / / / |
(英) |
Fault detection / Fault avoidance / Fault tolerant technique / FPGA / Reconfigurable system / / / |
文献情報 |
信学技報, vol. 112, no. 70, RECONF2012-13, pp. 71-76, 2012年5月. |
資料番号 |
RECONF2012-13 |
発行日 |
2012-05-22 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
査読に ついて |
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります. |
PDFダウンロード |
RECONF2012-13 |