お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2012-03-06 15:05
動作レベル・レジスタ転送レベル混在設計記述向け高位合成手法
吉田浩章藤田昌宏東大/JSTVLD2011-128
抄録 (和) 高位合成技術を利用した設計手法では抽象度の高い動作レベル記述によって設計を行うため,高い生産性をもたらすことが可能である.しかしながら,通信部分や制御回路の設計ではサイクルレベルで動作を記述しなければならない場合が多い.また実際の開発では既存のレジスタ転送レベル(RTL)設計に新規に機能を追加することも多く,そのような場合でも動作レベル記述で機能を追加できることが望ましい.本稿では,まず動作レベル記述とレジスタ転送レベル記述が混在した設計のモデルとその記述形式を提案する.具体的にはデータパス付き有限状態機械(FSMD)で表現されているレジスタ転送レベル設計記述に動作レベル記述を表す親状態を導入することで2つの異なるレベルの記述を1つのモデルで表現する.また,そのような記述からレジスタ転送レベル設計を合成する手法を提案する. 
(英) It is widely known that high-level synthesis technology can improve the design productivity dramatically by raising the level of abstraction. However, when the design specification is given at cycle level, e.g. controller and communication circuits, it must be designed in register transfer level (RTL) description. In practice, new products are designed by enhancing the existing RTL design instead of designing from scratch. Therefore, it is desirable that a design can be described partly at behavioral-level and partly at register transfer level. In this paper, we first propose a model and its representation of mixed behavioral-level and RTL design. More specifically, we extend finite state machine with datapath (FSMD), which models an RTL design, by introducing a superstate which models a behavioral-level design. We also propose a high-level synthesis method for a mixed-level design.
キーワード (和) 高位合成 / 動作レベル記述 / レジスタ転送レベル記述 / データパス付き有限状態機械(FSMD) / インクリメンタル高位合成 / / /  
(英) High-level synthesis / behavioral-level description / register-transfer-level description / finite state machine with datapath (FSMD) / incremental high-level synthesis / / /  
文献情報 信学技報, vol. 111, no. 450, VLD2011-128, pp. 49-54, 2012年3月.
資料番号 VLD2011-128 
発行日 2012-02-28 (VLD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2011-128

研究会情報
研究会 VLD  
開催期間 2012-03-06 - 2012-03-07 
開催地(和) ビーコンプラザ 
開催地(英) B-con Plaza 
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英) Design Methodologies for System-on-a-chip 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2012-03-VLD 
本文の言語 日本語 
タイトル(和) 動作レベル・レジスタ転送レベル混在設計記述向け高位合成手法 
サブタイトル(和)  
タイトル(英) High-Level Synthesis for Mixed Behavioral-Level/RTL Design Descriptions 
サブタイトル(英)  
キーワード(1)(和/英) 高位合成 / High-level synthesis  
キーワード(2)(和/英) 動作レベル記述 / behavioral-level description  
キーワード(3)(和/英) レジスタ転送レベル記述 / register-transfer-level description  
キーワード(4)(和/英) データパス付き有限状態機械(FSMD) / finite state machine with datapath (FSMD)  
キーワード(5)(和/英) インクリメンタル高位合成 / incremental high-level synthesis  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 吉田 浩章 / Hiroaki Yoshida / ヨシダ ヒロアキ
第1著者 所属(和/英) 東京大学 (略称: 東大/JST)
University of Tokyo (略称: Univ. of Tokyo)
第2著者 氏名(和/英/ヨミ) 藤田 昌宏 / Masahiro Fujita / フジタ マサヒロ
第2著者 所属(和/英) 東京大学 (略称: 東大/JST)
University of Tokyo (略称: Univ. of Tokyo)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2012-03-06 15:05:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2011-128 
巻番号(vol) vol.111 
号番号(no) no.450 
ページ範囲 pp.49-54 
ページ数
発行日 2012-02-28 (VLD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会