| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
[ログイン] (技報オンライン実施中) 通信ソサイエティと 情報・システムソのみ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-11-28 11:20 超高速応答を実現するハードウェア割り込み処理機構 ○丸山修孝（カーネロンシリコン）・石原 亨（京大）・高田広章（名大）・安浦寛人（九大） 技報オンラインサービス実施中  |
|
| 抄録 | （和） | 割り込み処理機構をハードウェア化することにより超高速割り込み応答性能を実現する手法を提案する. 機械制御のように数マイクロ秒の割り込み応答性能を要求するシステムでは, RTOSが割り込み応答性能の要求を満足することができず, RTOSを用いたシステムを構築することが困難であった. このためソフトウェアの再利用化が進まず, さらにはソフトウェアの信頼性や安全性を十分に保証できないという問題があった. 本提案手法は, 数マイクロ秒の割り込み応答を実現することにより，上記のような超高速割り込み応答を必要とする機械制御システム等にRTOSを搭載することを可能にし，ソフトウェアの再利用性を促進させ, 信頼性, 安全性を向上させる． |
| （英） | This paper proposes an interrupt processing in hardware for achieving ultra-low interrupt latency. Several types of machine control systems such as car steering systems require very short interrupt response in the order of micro seconds. Since the conventional software RTOS cannot achieve such ultra-law interrupt latency, it has not been employed in such a class of real-time systems. This RTOS-less system architecture makes it difficult to reuse the application software modules, and also makes it difficult to increase its reliability and safety. The proposed interrupt processing in hardware achieves ultra-short interrupt response in the order of a few micro seconds. This enables employing the RTOS-based architecture even in the ultra-short latency real-time systems, which increases reusability of applications, reliability and safety of the systems. | |
| キーワード | （和） | リアルタイムOS / ハードウェアRTOS / 割込応答性能 / / / / / |
| （英） | Real Time OS / RTOS in hardware / Interrupt latency / / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 324, VLD2011-57, pp. 31-36, 2011年11月. | |
| 資料番号 | VLD2011-57, DC2011-33 | |
| 発行日 | 2011-11-21 (VLD, DC) | |
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2011-11-28 - 2011-11-30 |
| 開催地（和） | ニューウェルシティ宮崎 |
| 開催地（英） | NewWelCity Miyazaki |
| テーマ（和） | デザインガイア2011 -VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2011-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 超高速応答を実現するハードウェア割り込み処理機構 |
| サブタイトル（和） | |
| タイトル（英） | An Interrupt Service Handler in Hardware for Ultra-Low Latency Response |
| サブタイトル（英） | |
| キーワード(1)（和/英） | リアルタイムOS / Real Time OS |
| キーワード(2)（和/英） | ハードウェアRTOS / RTOS in hardware |
| キーワード(3)（和/英） | 割込応答性能 / Interrupt latency |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 丸山 修孝 / Naotaka Maruyama / マルヤマ ナオタカ |
| 第1著者 所属（和/英） | カーネロンシリコン株式会社 (略称： カーネロンシリコン) Kernelon Silicon Incorporte (略称： Kernelon Silicon) |
| 第2著者 氏名（和/英/ヨミ） | 石原 亨 / Tohru Ishihara / イシハラ トオル |
| 第2著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 高田 広章 / Hiroaki Takada / タカダ ヒロアキ |
| 第3著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 安浦 寛人 / Hiroto Yasuura / ヤスウラ ヒロト |
| 第4著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 1 |
| 発表日時 | 2011-11-28 11:20:00 |
| 発表時間 | 25 |
| 申込先研究会 | VLD |
| 資料番号 | IEICE-VLD2011-57,IEICE-DC2011-33 |
| 巻番号（vol） | IEICE-111 |
| 号番号（no） | no.324(VLD), no.325(DC) |
| ページ範囲 | pp.31-36 |
| ページ数 | IEICE-6 |
| 発行日 | IEICE-VLD-2011-11-21,IEICE-DC-2011-11-21 |
[研究会発表申込システムのトップページに戻る]