お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2011-10-20 14:25
ナノディスクアレイ構造とCMOS回路を結合したスパイキングニューロンデバイス
梁 海超・○森江 隆孫 意来九工大)・五十嵐 誠寒川誠二東北大NC2011-66
抄録 (和) CMOS 回路と自己組織化製造プロセスによるナノディスクアレイ構造を組み合わせた積分発火型スパイキングニューロンデバイスを提案する.全結合型のネットワークでは,シナプス数がニューロン数の2 乗に比例するため,その集積回路実装ではシナプス部の回路占有面積と消費電力がチップの性能に直結する.そこで,我々はニューロン部をCMOS 回路で実現し,シナプス部を微細化が可能な自己組織化ナノ構造で実現するデバイス構成法を提案し,単電子回路シミュレーションによりシナプス部の応答特性を調べてきた.本報告では,シナプス後電位の生成およびその制御法を示すとともに,ナノ構造中の電子の移動におけるゆらぎを利用して,ノイズを伴うスパイキングニューロンモデルを実現する手法について検討する. 
(英) We propose an integrate-and-fire type spiking neuron device consisting of CMOS circuits and nanodisk array structures fabricated using a self-assembly process. In VLSI implementation of spiking neuron models, The performance of a neural network LSI chip strongly depends on the layout area and power consumption of the synapse circuit because the number of synapses is proportional to the square of the number of neurons in full-connected neural networks. In this research, we propose a spiking neuron device in which neuron and synapse parts are implemented by CMOS circuits and nanodisk array structures, respectively. Such nanostructures have possibility of realizing very small layout area and low power consumption. We have investigated the response characteristics of the synapse part using nanodisk array structures by single-electron circuit simulation. In this paper, we report the generation of post-synaptic potential and its control method. We also show an approach for realizing spiking neuron models with noise by using fluctuation of electron movement in nanostructures.
キーワード (和) スパイキングニューロン / シナプス後電位 / ナノディスクアレイ構造 / ノイズ利用情報処理 / / / /  
(英) spiking neuron / postsynaptic potential / nanodisk array structure / information processing utilizing / / / /  
文献情報 信学技報, vol. 111, no. 241, NC2011-66, pp. 125-129, 2011年10月.
資料番号 NC2011-66 
発行日 2011-10-12 (NC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード NC2011-66

研究会情報
研究会 NC  
開催期間 2011-10-19 - 2011-10-20 
開催地(和) 九州大学大橋キャンパス 
開催地(英) Ohashi Campus, Kyushu Univ. 
テーマ(和) ニューロコンピューティングの実装および人間科学のための解析・モデル化、一般 
テーマ(英) Implementation of neurocomputing, modeling for human science, and general 
講演論文情報の詳細
申込み研究会 NC 
会議コード 2011-10-NC 
本文の言語 日本語 
タイトル(和) ナノディスクアレイ構造とCMOS回路を結合したスパイキングニューロンデバイス 
サブタイトル(和)  
タイトル(英) A Spiking Neuron Device Consisting of Nanodisk Array Structures and CMOS Circuits 
サブタイトル(英)  
キーワード(1)(和/英) スパイキングニューロン / spiking neuron  
キーワード(2)(和/英) シナプス後電位 / postsynaptic potential  
キーワード(3)(和/英) ナノディスクアレイ構造 / nanodisk array structure  
キーワード(4)(和/英) ノイズ利用情報処理 / information processing utilizing  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 梁 海超 / Haichao Liang / リョウ カイチョウ
第1著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyutech)
第2著者 氏名(和/英/ヨミ) 森江 隆 / Takashi Morie / モリエ タカシ
第2著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyutech)
第3著者 氏名(和/英/ヨミ) 孫 意来 / Yilai Sun / ソン イライ
第3著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyutech)
第4著者 氏名(和/英/ヨミ) 五十嵐 誠 / Makoto Igarashi / イガラシ マコト
第4著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第5著者 氏名(和/英/ヨミ) 寒川 誠二 / Seiji Samukawa / サムカワ セイジ
第5著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第2著者 
発表日時 2011-10-20 14:25:00 
発表時間 25分 
申込先研究会 NC 
資料番号 NC2011-66 
巻番号(vol) vol.111 
号番号(no) no.241 
ページ範囲 pp.125-129 
ページ数
発行日 2011-10-12 (NC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会