講演抄録/キーワード |
講演名 |
2011-04-19 09:30
[依頼講演]しきい値ばらつき耐性を有する0.45V動作9T/18TデュアルポートSRAM ○柳田晃司・野口紘希・奥村俊介・高木智也・久賀田耕史(神戸大)・吉本雅彦(神戸大/JST)・川口 博(神戸大) ICD2011-8 エレソ技報アーカイブへのリンク:ICD2011-8 |
抄録 |
(和) |
本稿では9T/18Tセル構造を有するデュアルポートSRAMを提案する.提案SRAMは1ビットのデータを9Tセルまたは18T セルで記憶するという二つの動作モードを有する.9Tセルは読出し専用のポートとビット線が付加されており,読出しマージンを考慮する必要がない.また,18Tセルは9Tセルに付加された2つの読出し専用ポートを用いた差動読出しが可能となる.モードを切り替えることにより速度と動作電圧,消費電力の動的な改善を可能とし,65nmプロセスの実測において最低動作電圧を従来14Tの0.54Vと比較し90mV改善し,0.45Vでの動作を確認した. |
(英) |
We proposes a dependable dual-port SRAM with 9T/18T bitcell structure. The proposed SRAM has two operating modes: a 9T normal mode and an 18T dependable mode. The 9T bitcell has an outside single-ended bitline as a dedicated read port along with a pair of conventional differential inside bitlines. Therefore, the 18T bitcell has two differential pairs of the outside bitlines and inside bitlines. The 9T/18T dual-port SRAM can scale its speed, operating voltage, and power dynamically by combining two bitcells for one-bit information.We designed and fabricated the proposed SRAM using a 65-nm process. The measurement results show that the dependable read mode using the pair of the single-ended bitlines can reduce the operation voltage to 0.45 V at a frequency of 1 MHz although the dependable read mode using the inside bitlines needs 0.54 V at the same frequency. |
キーワード |
(和) |
SRAM / 信頼性 / quality of a bit / / / / / |
(英) |
SRAM / dependability / quality of a bit / / / / / |
文献情報 |
信学技報, vol. 111, no. 6, ICD2011-8, pp. 43-48, 2011年4月. |
資料番号 |
ICD2011-8 |
発行日 |
2011-04-11 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2011-8 エレソ技報アーカイブへのリンク:ICD2011-8 |