講演抄録/キーワード |
講演名 |
2011-03-04 11:15
アナログ集積回路における容量の実現及び評価手法に関する一考察 ○越智 敦・島津怜英・藤村 徹・中武繁寿(北九州市大) VLD2010-140 |
抄録 |
(和) |
MOSFETの微細化が進み、アナログ集積回路では、受動素子の省面積化及び
高精度化のためのレイアウト及び実装方法の検討が急務である。
本研究では、MIM容量や櫛型容量など容量の異なる実現方法を対象として、
それらの面積、相対精度、温度特性に関するトレードオフについて考察する。
本考察は、既存のモデル及びLPEによるシミュレーション評価に留まるが、
将来的に容量値の相対精度を実測するための評価回路についても紹介する。 |
(英) |
As proceeding to a deep submicron era,
the area efficiency of and the precision of passive components have become
important factors in analog designs.
Focusing on various implementations of capacitors such as
MIM capacitors and Metal-Fringe capacitors,
this work addresses trade-offs' issues related to the area, relative
accuracy and thermal characteristics.
The discussions in this paper are based
on not the measurement but the simulation results with an existing model
or with parasitics by an LPE tool.
However, we introduce a capacitor measurement circuit with
a mechanism to evaluate the relative accuracy of capacitors. |
キーワード |
(和) |
/ / / / / / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 110, no. 432, VLD2010-140, pp. 141-146, 2011年3月. |
資料番号 |
VLD2010-140 |
発行日 |
2011-02-23 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2010-140 |