| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-03-04 14:25 次状態関数処理に基づく高速不揮発メモリに対する書き込み最適化 ○岡田直也（早大）・中村祐一（NEC）・木村晋二（早大）  VLD2010-144 |
|
| 抄録 | （和） | 消費電力削減の観点から，MRAMやPCMなどの高速不揮発メモリが注目されている．しかし，高速不揮発メモリには，書き込み動作に必要なエネルギーが大きく，書き込み回数に制限があるという問題が存在する．そのため，不要な書き込み動作は可能な限り削減することが望ましい．そこで，本稿では状態遷移レベルにおける不要な書き込みを特定することにより，高速不揮発メモリへの不要な書き込みの削減を図った．状態遷移において次状態が特定のビットの値に依存しない場合，そのビットは冗長なビットとなり，書き込みの必要が無い．このような冗長なビットを各状態で判定する手法を考案し，ISCAS'89ベンチマーク回路に適用したところ，0.45%から50.78%の書き込みが不要であると確認できた． |
| （英） | Non-volatile memory, such as MRAM and PCM, attracts attention for reducing power consumption. However, it consumes large write energy and has the limitation on the number of write operation. Therefore, it is desirable to reduce redundant writes for Non-volatile memory. In this manuscript, a detection method of redundant writes is proposed based on the next state function. If the next state does not depend on some current bit, the bit is redundant and unnecessary to write. Experiment results on ISCAS'89 benchmark circuits show that 0.45%～50.78% writes are redundant. | |
| キーワード | （和） | 状態遷移 / 書き込み削減 / 高速不揮発メモリ / / / / / |
| （英） | state transition analysis / write reduction / high-speed non-volatile memory / / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 432, VLD2010-144, pp. 165-170, 2011年3月. | |
| 資料番号 | VLD2010-144 | |
| 発行日 | 2011-02-23 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-144 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2011-03-02 - 2011-03-04 |
| 開催地（和） | 沖縄県男女共同参画センター |
| 開催地（英） | Okinawaken-Danjo-Kyodo-Sankaku Center |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2011-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 次状態関数処理に基づく高速不揮発メモリに対する書き込み最適化 |
| サブタイトル（和） | |
| タイトル（英） | Write Optimization for High-speed Non-volatile Memory Using Next State Function |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 状態遷移 / state transition analysis |
| キーワード(2)（和/英） | 書き込み削減 / write reduction |
| キーワード(3)（和/英） | 高速不揮発メモリ / high-speed non-volatile memory |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岡田 直也 / Naoya Okada / オカダ ナオヤ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 中村 祐一 / Yuichi Nakamura / ナカムラ ユウイチ |
| 第2著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation (略称： NEC) |
| 第3著者 氏名（和/英/ヨミ） | 木村 晋二 / Shinji Kimura / キムラ シンジ |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-03-04 14:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-144 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.432 |
| ページ範囲 | pp.165-170 |
| ページ数 | 6 |
| 発行日 | 2011-02-23 (VLD) |
[研究会発表申込システムのトップページに戻る]