| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
[ログイン] (技報オンライン実施中) 通信ソサイエティのみ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-06-18 14:45 シェルコード検知アルゴリズムのハードウェア化 〜 FPGAおよびASICへの試験実装 〜 ○野川裕記・足立史宜・辻野泰充・守屋誠司・斎藤和典（セキュアウェア） 技報オンラインサービス実施中  |
|
| 抄録 | （和） | シェルコードは，遠隔からの攻撃を行う際に必要不可欠な機械語のプログラムである。このシェルコードを検知するための研究は，今まで多くの研究者によってなされてきた。しかしながら，今までの研究においては，シェルコード検知技術のスループットの報告は少なく，1Gbpsのスループットを報告した事例はない。我々は，シェルコード検知アルゴリズムをFPGAおよびASICに実装し，1Gbpsのパフォーマンスを出すことに成功したので，ここに報告する。本論文においては，まず，我々のシェルコード検出アルゴリズムについて簡単に述べ，我々の検知アルゴリズムがハードウェア化に適していることを述べる。次に，シェルコード検知ハードウェアのデザインについて概略を説明し，ハードウェア実装の評価結果を示す。 |
| （英） | Shellcodes are essential parts of remote exploit, and display wide range of varieties (polymorphism). Many researchers have focused on algorithm that enables us to detect shellcodes with polymorphic feature. Though many algorithms for shellcode detection have been proposed, none has been proved to be implemented into hardware and to perform Gbps throughput. We have implemented our shellcode detection algorithm into hardware (FPGA and ASIC), and showed Gbps performance. In this paper, we at first give a short description on our shellcode detection algorithm and the reason why our algorithm is suitable for hardware implementation, and then we show a design summary of our shellcode detection hardware with performance results of our hardware. | |
| キーワード | （和） | シェルコード検知 / FPGA / ASIC / / / / / |
| （英） | shellcode detection / hardware / FPGA / ASIC / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 79, ICSS2010-15, pp. 81-86, 2010年6月. | |
| 資料番号 | IA2010-15, ICSS2010-15 | |
| 研究会情報 | |
| 研究会 | IA ICSS |
| 開催期間 | 2010-06-17 - 2010-06-18 |
| 開催地（和） | 京都大学 学術情報メディアセンター |
| 開催地（英） | Academic Center for Computing and Media Studies, Kyoto University |
| テーマ（和） | インターネットセキュリティ、一般 |
| テーマ（英） | Internet Security, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICSS |
| 会議コード | 2010-06-IA-ICSS |
| 本文の言語 | 英語（日本語タイトルあり） |
| タイトル（和） | シェルコード検知アルゴリズムのハードウェア化 |
| サブタイトル（和） | FPGAおよびASICへの試験実装 |
| タイトル（英） | Hard-wired Shellcode Detection Algorithm |
| サブタイトル（英） | trial implementations on FPGA and ASIC |
| キーワード(1)（和/英） | シェルコード検知 / shellcode detection |
| キーワード(2)（和/英） | FPGA / hardware |
| キーワード(3)（和/英） | ASIC / FPGA |
| キーワード(4)（和/英） | / ASIC |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 野川 裕記 / Hiroki Nogawa / ノガワ ヒロキ |
| 第1著者 所属（和/英） | 株式会社セキュアウェア (略称： セキュアウェア) Secureware Inc (略称： Secureware) |
| 第2著者 氏名（和/英/ヨミ） | 足立 史宜 / Fuminori Adachi / アダチ フミノリ |
| 第2著者 所属（和/英） | 株式会社セキュアウェア (略称： セキュアウェア) Secureware Inc (略称： Secureware) |
| 第3著者 氏名（和/英/ヨミ） | 辻野 泰充 / Yasumitsu Tsujino / ツジノ ヤスミツ |
| 第3著者 所属（和/英） | 株式会社セキュアウェア (略称： セキュアウェア) Secureware Inc (略称： Secureware) |
| 第4著者 氏名（和/英/ヨミ） | 守屋 誠司 / Seiji Moriya / モリヤ セイジ |
| 第4著者 所属（和/英） | 株式会社セキュアウェア (略称： セキュアウェア) Secureware Inc (略称： Secureware) |
| 第5著者 氏名（和/英/ヨミ） | 斎藤 和典 / Kazunori Saito / サイトウ カズノリ |
| 第5著者 所属（和/英） | 株式会社セキュアウェア (略称： セキュアウェア) Secureware Inc (略称： Secureware) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 1 |
| 発表日時 | 2010-06-18 14:45:00 |
| 発表時間 | 25 |
| 申込先研究会 | ICSS |
| 資料番号 | IEICE-IA2010-15,IEICE-ICSS2010-15 |
| 巻番号（vol） | IEICE-110 |
| 号番号（no） | IEICE-IA-78,IEICE-ICSS-79 |
| ページ範囲 | pp.81-86 |
| ページ数 | IEICE-6 |
[研究会発表申込システムのトップページに戻る]