講演抄録/キーワード |
講演名 |
2010-04-22 11:40
しきい値電圧自己調整機能による60%スタティック・ノイズ・マージン(SNM)増加, 32%アクティブ電力削減, 42%リーク電流削減の強誘電体FETを使用した6T-SRAM ○田中丸周平・畑中輝義・矢島亮児(東大)・高橋光恵・酒井滋樹(産総研)・竹内 健(東大) ICD2010-5 エレソ技報アーカイブへのリンク:ICD2010-5 |
抄録 |
(和) |
強誘電体トランジスタを使用した0.5V動作の6T-SRAMが提案され,実験的に実証された.提案のSRAMはNMOSの基板とPMOSの基板をそれぞれVDDとVSSに接続する.読み出しと保持動作では,強誘電体トランジスタのしきい値電圧が自動的に変化し,スタティック・ノイズ・マージンが60%増加する.また,保持動作中はリークパスとなるトランジスタのしきい値電圧が高くなっているためリーク電流が42%削減される.スタティック・ノイズ・マージンの増加によって電源電圧が0.11V削減され,アクティブ電力が32%削減される.トランジスタ数が6つであるため,提案のSRAMは最小の面積を実現している. |
(英) |
A 0.5V 6T-SRAM with ferroelectric (Fe-) FETs is proposed and experimentally demonstrated for the first time. The proposed SRAM has a unique configuration to apply the body of NMOS and PMOS with VDD and VSS. During the read and the hold, the VTH of Fe-FETs automatically changes to increase the static noise margin, SNM, by 60%. During the sand-by, the VTH of the proposed SRAM cell increases to decrease the leakage current by 42%. The enlarged SNM realizes the VDD reduction by 0.11V, which decreases the active power by 32%. Since the transistor count is minimized to 6, the proposed SRAM realizes the smallest area. |
キーワード |
(和) |
SRAM / 強誘電体 / FeFET / / / / / |
(英) |
SRAM / Ferroelectric / FeFET / / / / / |
文献情報 |
信学技報, vol. 110, no. 9, ICD2010-5, pp. 23-28, 2010年4月. |
資料番号 |
ICD2010-5 |
発行日 |
2010-04-15 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2010-5 エレソ技報アーカイブへのリンク:ICD2010-5 |