講演抄録/キーワード |
講演名 |
2010-04-22 09:50
[招待講演]回路およびデバイス工夫による極低電圧動作SRAMの実現 ~ 非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発 ~ ○新居浩二・薮内 誠・塚本康正・平野有一・岩松俊明・木原雄治(ルネサス エレクトロニクス) ICD2010-2 エレソ技報アーカイブへのリンク:ICD2010-2 |
抄録 |
(和) |
回路及びデバイス工夫により、0.5V極低電圧で動作可能なSRAMを開発した。微細化と共にSRAMの動作下限電圧(VCCmin)は低下しつつある。これまでアシスト回路による改善が報告されてきたが、1V以下の電源電圧で動作実現するには回路工夫のみでは限界がある。そこで、今回PD-SOIデバイスを用いて、ソース・ドレインのHaloインプラを非対称構造にしたMOSFETをSRAMセルに適用し、かつ、選択セルのみにフォワードボディーバイアス(FBB)をかける制御方法を提案する。 90nm PD-SOIで128kb-SRAMを試作した結果、25 Cで動作下限電圧0.45Vを達成、また0.5Vで100MHzの動作を確認した。 |
(英) |
We investigate 0.5V 6T-SRAM with asymmetric MOSFET, which contributes to enhance the read and write margin. We also introduce a forward body bias technique not only bitcell arrays but also peripheral circuits. Test chips are designed and fabricated using 90-nm PD-SOI technology. The measurement results show minimum operating voltage of proposed SRAM was 0.45V at 25 C, which is 100mV lower than conventional SRAM, and the access time was 6.8ns at 0.5V. |
キーワード |
(和) |
SRAM / 低電力 / SOI / 非対称 / フォワードボディーバイアス / 0.5V / ハロー / 低電圧 |
(英) |
SRAM / Low-power / SOI / VCCmin / Asymmetric / Forward Body Bias / Halo / 0.5V |
文献情報 |
信学技報, vol. 110, no. 9, ICD2010-2, pp. 7-12, 2010年4月. |
資料番号 |
ICD2010-2 |
発行日 |
2010-04-15 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2010-2 エレソ技報アーカイブへのリンク:ICD2010-2 |