| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-10-29 16:45 SOI基板を用いたSi-MESFETの電流電圧特性 ○阿部俊幸・田主裕一朗・黒木伸一郎・小谷光司・伊藤隆司（東北大）  SDM2009-122 エレソ技報アーカイブへのリンク：SDM2009-122 |
|
| 抄録 | （和） | 微細Si-MESFETについてシミュレーションを行い、新しいゲート構造によるゲートリーク電流の低減と、ダブルゲート構造によるドレインリーク電流の低減が可能であることを明らかにした。プレーナ型MESFETでは、微細化を行うとゲート電極とソース・ドレイン領域間で発生するトンネル電流によりゲートリーク電流が増大する。トンネル電流を減少させるためにゲート電極をソース・ドレイン電極より高くしたMESFETによってゲートリーク電流を低減した。また、ダブルゲート構造による２つの電極からの空乏層の重なりにより、ドレインリーク電流を低減した。 |
| （英） | We simulate current-voltage characteristics of scaled Si metal semiconductor field effect transistors (MESFETs) and show gate leakage current reduction with new gate structure and drain leakage current reduction with double gate structure. Planar scaled MESFETs have large gate leakage current because of tunneling current between gate electrode and source-drain regions. We reduce the gate leakage current by MESFETs with the gate electrode higher than the source-drain electrodes. We also reduce the drain leakage current by overlap of depletion regions from the two gate electrodes of double gate structure. | |
| キーワード | （和） | MESFET / ダブルゲート / ショットキー障壁 / MS接合 / リーク電流 / / / |
| （英） | MESFET / Double Gate / Schottky Barrier / Metal Semiconductor Junction / Leakage Current / / / | |
| 文献情報 | 信学技報, vol. 109, no. 257, SDM2009-122, pp. 27-30, 2009年10月. | |
| 資料番号 | SDM2009-122 | |
| 発行日 | 2009-10-22 (SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2009-122 エレソ技報アーカイブへのリンク：SDM2009-122 |
|
| 研究会情報 | |
| 研究会 | SDM |
| 開催期間 | 2009-10-29 - 2009-10-30 |
| 開催地（和） | 東北大学 |
| 開催地（英） | Tohoku University |
| テーマ（和） | プロセス科学と新プロセス技術 |
| テーマ（英） | Semiconductor process science and new technology |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2009-10-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | SOI基板を用いたSi-MESFETの電流電圧特性 |
| サブタイトル（和） | |
| タイトル（英） | Current Voltage Characteristics of Si-MESFET on SOI Substrate |
| サブタイトル（英） | |
| キーワード(1)（和/英） | MESFET / MESFET |
| キーワード(2)（和/英） | ダブルゲート / Double Gate |
| キーワード(3)（和/英） | ショットキー障壁 / Schottky Barrier |
| キーワード(4)（和/英） | MS接合 / Metal Semiconductor Junction |
| キーワード(5)（和/英） | リーク電流 / Leakage Current |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 阿部 俊幸 / Toshiyuki Abe / アベ トシユキ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 田主 裕一朗 / Yuichiro Tanushi / タヌシ ユウイチロウ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 黒木 伸一郎 / Shin-Ichiro Kuroki / クロキ シンイチロウ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 小谷 光司 / Koji Kotani / コタニ コウジ |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 伊藤 隆司 / Takashi Ito / イトウ タカシ |
| 第5著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-10-29 16:45:00 |
| 発表時間 | 30分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2009-122 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.257 |
| ページ範囲 | pp.27-30 |
| ページ数 | 4 |
| 発行日 | 2009-10-22 (SDM) |
[研究会発表申込システムのトップページに戻る]