| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-09-24 13:50 GPGPU-LIMに基づく回路シミュレーションとその評価 ○井上雄太・關根惟敏・浅井秀樹（静岡大）  CAS2009-30 NLP2009-66 |
|
| 抄録 | （和） | 近年，回路の大規模化，集積化が進んでおり，従来のSPICE系シミュレータでは回路解析に膨大な時間を必要とする．そのため，高速に回路解析を行うことができる手法が求められている． Latency Insertion Method (LIM) は大規模な線形受動回路の過渡解析のためのアルゴリズムの一つであり，従来のSPICE系シミュレータと比べて非常に高速であるが，本手法を基板の過渡解析に利用する場合，より一層の高速化が要求される．本稿では，CPUよりも高い計算性能を持つ GPU (Graphic Processing Unit) を用いた汎用計算，GPGPU (General Purpose computation on Graphic Processing Unit) に注目し，LIMの高速化について検討する．最終的にGPGPU-LIMによる線形受動回路の過渡解析を行い，その性能評価について述べる． |
| （英） | With the progress of high-density integration technology of the circuits, a variety of signal and power integrity problems have become serious and important for the electronic design. This paper describes the fast circuit simulation by GPGPU-LIM (GPGPU-based Latency Insertion Method). First, LIM is reviewed, which is a fast algorithm. Next, implementation of LIM on the general purpose computing on graphic processing unit (GPGPU) is shown. Furthermore, this method is applied to the simulation of power distribution networks (PDNs). Finally, it is confirmed that GPGPU-based LIM is very practical and efficient for the large-scale PDN simulations. | |
| キーワード | （和） | GPGPU / Latency Insertion Method / 過渡解析 / 並列計算 / / / / |
| （英） | GPGPU / Latency Insertion Method / Transient Analysis / Parallel Computing / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 199, CAS2009-30, pp. 37-42, 2009年9月. | |
| 資料番号 | CAS2009-30 | |
| 発行日 | 2009-09-17 (CAS, NLP) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2009-30 NLP2009-66 |
|
| 研究会情報 | |
| 研究会 | CAS NLP |
| 開催期間 | 2009-09-24 - 2009-09-25 |
| 開催地（和） | 広島大学東千田キャンパス |
| 開催地（英） | Hiroshima Univ. Higashi Senda Campus |
| テーマ（和） | 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CAS |
| 会議コード | 2009-09-CAS-NLP |
| 本文の言語 | 日本語 |
| タイトル（和） | GPGPU-LIMに基づく回路シミュレーションとその評価 |
| サブタイトル（和） | |
| タイトル（英） | Fast Circuit Simulation Based on GPGPU-LIM and Its Estimation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | GPGPU / GPGPU |
| キーワード(2)（和/英） | Latency Insertion Method / Latency Insertion Method |
| キーワード(3)（和/英） | 過渡解析 / Transient Analysis |
| キーワード(4)（和/英） | 並列計算 / Parallel Computing |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 井上 雄太 / Yuta Inoue / イノウエ ユウタ |
| 第1著者 所属（和/英） | 静岡大学 (略称： 静岡大) Shizuoka University (略称： Shizuoka Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 關根 惟敏 / Tadatoshi Sekine / セキネ タダトシ |
| 第2著者 所属（和/英） | 静岡大学 (略称： 静岡大) Shizuoka University (略称： Shizuoka Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 浅井 秀樹 / Hideki Asai / アサイ ヒデキ |
| 第3著者 所属（和/英） | 静岡大学 (略称： 静岡大) Shizuoka University (略称： Shizuoka Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-09-24 13:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CAS |
| 資料番号 | CAS2009-30, NLP2009-66 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.199(CAS), no.200(NLP) |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2009-09-17 (CAS, NLP) |
[研究会発表申込システムのトップページに戻る]