講演抄録/キーワード |
講演名 |
2009-07-16 11:25
レート保証型パケットバッファリング回路の低消費電力化技術 ○財津和也(阪市大)・岩本 久・黒田泰斗・矢野祐二(ルネサステクノロジ)・山本耕次(ルネサスデザイン)・井上一成(ルネサステクノロジ)・阿多信吾・岡 育夫(阪市大) SDM2009-100 ICD2009-16 エレソ技報アーカイブへのリンク:SDM2009-100 ICD2009-16 |
抄録 |
(和) |
高速データ転送を保証する高性能ルータの開発において、パケットバッファの動作保証が非常に困難になっている。我々の研究チームでは、SRAM の使用を限定し代わわって DRAM を用いた、高速データ転送レート保証、大容量搭載が可能な、低コスト、低消費電力であるパケットバッファを構築する Head Buffer 方式 MMU を提唱している。本稿では、Head Buffer 方式 MMU における DRAM 高速データ転送レート保証を可能にする、バンク選択回路の設計を行う。また、バンク選択回路の DRAM アクセス制御により、メモリ操作に必要な電力を削減できることを示す。 |
(英) |
To design guaranteed high-performance router, it is problem that packet buffer is non-deterministic. We propose Head Buffer MMU which can realize high-speed data transfer guaranteed packet buffer. Moreover, the MMU can provide large buffers with cost-effective and low power consumption. In this paper, we design the bank selection circuit which can guarantee DRAM high-speed data transfer in Head Buffer MMU. We then show power saving of DRAM by using the bank selection circuit. |
キーワード |
(和) |
パケットバッファ / レート保証 / 回路設計 / MMU / Head Buffer / / / |
(英) |
Packet buffer / Rate guarantee / Circuit design / MMU / Head Buffer / / / |
文献情報 |
信学技報, vol. 109, no. 134, ICD2009-16, pp. 17-22, 2009年7月. |
資料番号 |
ICD2009-16 |
発行日 |
2009-07-09 (SDM, ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
SDM2009-100 ICD2009-16 エレソ技報アーカイブへのリンク:SDM2009-100 ICD2009-16 |