講演抄録/キーワード |
講演名 |
2009-06-05 14:50
パッケージ-チップ間寄生結合を考慮したLSI電源系の高周波特性抽出に関する検討 ○喜多知広・馬淵雄一・田中広志・久門尚史・和田修己(京大)・中村 篤(ルネサステクノロジ) EMCJ2009-31 |
抄録 |
(和) |
電子機器の効率の良いEMC設計法の確立のためには,IC/LSI電源系に流れるノイズ電流のシミュレーションに適したEMCマクロモデルの構築法が必要である.GHz帯の高周波特性のモデル化においては,LSIチップ内部の特性に加えて,チップとLSIパッージの間の結合特性およびパッケージとPCBの間の結合特性が無視できない.本報告では,実測により抽出したベアチップ特性に,数値的に抽出したパッケージパラメータと,チップのシリコンダイとパッケージ配線プレーン間に発生するキャパシタンスを見積もった値をシミュレーション上で追加し,パッケージにマウントされたチップ外部特性の実測値を周波数4GHz程度まで精度良くモデル化したことを報告する. |
(英) |
To establish more efficient EMC designing method of electronic apparatuses, constructing a precise EMC macromodel of IC/LSI power supply blocks is needed for simulation of noise levels of current flowing through
the power distribution networks. For modeling in GHz frequency range, the characteristics between a chip and its package, or a package and a PCB should be considered. In this report, the impedance characteristics of a chip mounted on a BGA package is evaluated based on bare-chip characteristics extracted by measurement, package parameters identified by numerical simulation, and the estimated value of capacitance existing between the silicon die and the package plane. Good agreement between simulation and measurement is obtained up to about 4 GHz. |
キーワード |
(和) |
LSIパッケージ / EMCマクロモデル / チップ-パッケージ統合設計 / 寄生容量 / LSI電源系 / / / |
(英) |
LSI package / EMC macromodel / chip-package co-design / parasitic capacitance / LSI power distribution network / / / |
文献情報 |
信学技報, vol. 109, no. 76, EMCJ2009-31, pp. 51-56, 2009年6月. |
資料番号 |
EMCJ2009-31 |
発行日 |
2009-05-29 (EMCJ) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
EMCJ2009-31 |