講演抄録/キーワード |
講演名 |
2009-05-25 10:30
VHDLによる3層階層型ニューラルネットのFPGA実装 ~ パターン認識デバイスの設計 ~ ○長尾忠俊・水上郁太朗・本田達矢・藤田智大・本木 実・松尾和典・大山英典(熊本電波高専)・山本博康・黒川憲宏(テクノデザイン) NC2009-1 |
抄録 |
(和) |
ニューラルネットワークは,ソフトウェア上ではその能力を十分に発揮できないため応答性能が低く,そのためハードウェア化することで高速化を図る.今回,ニューラルネットワークをハードウェア化する為の手法の習得に目的をおいて研究を行った.デジタル方式でニューラルネットワークを実現するにあたり,全体の回路規模が大きくならないように工夫を施し,回路規模を抑えた回路設計を行った.今回我々が設計し,FPGAボードに搭載したパターン認識を行うニューラルネットワークの動作を検証した結果,汎化能力を有していることが分かった. |
(英) |
On software, Neural Network can't show its true ability. So, we try speedup it by hardware. At this time, we studied about how to hardware Neural Network. To realize Neural Network on digital method, we've contrived to decline its circuit scale. We verified behavior of the Neural Network which has pattern recognition ability, and we showed that it has generalization ability. |
キーワード |
(和) |
デジタルニューロデバイス / パターン認識 / FPGA / / / / / |
(英) |
digital neuro device / pattern recognition / FPGA / / / / / |
文献情報 |
信学技報, vol. 109, no. 53, NC2009-1, pp. 1-6, 2009年5月. |
資料番号 |
NC2009-1 |
発行日 |
2009-05-18 (NC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
NC2009-1 |