お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-03-12 10:05
FPGA実装された暗号回路に対するビット値に着目した電力差分解析(DPA)実験
奥山一樹小島憲司牧野友輝藤野 毅立命館大VLD2008-141
抄録 (和) サイドチャネル攻撃評価用FPGAボード(SASEBO)とオシロスコープを使用すると,ブロック暗号回路動作時の消費電力の統計解析による鍵の推定,すなわち差分電力解析(DPA)を比較的容易に実証実験できる.しかしながら,FPGAボードでDES暗号回路を実装した場合,選択関数としてS-Boxの入出力ビットの値を使用する「ビット値型DPA」による鍵推定は困難であると言われており,一般にはラウンド間でのレジスタの遷移を選択関数とする「ビット遷移型DPA」が用いられる.本研究では,FPGA上のS-Box回路を構成する際に,ASICと同じプリミティブゲートを用いて実装する手法を導入したことによりFPGAボード上でも「ビット値型DPA」が成功することを確認した.またビット遷移型DPAに対してはランダムマスク併用S-Box入力初期化対策が有効であることを確認したので報告する. 
(英) DPA side-channel attack is the encryption-key estimation method by the statistical analysis on circuit consumption power. It is not a difficult experiment using an oscilloscope and a dedicated FPGA (SASEBO) board. The “bit-value type DPA” , in which the value of input or output bit of S-Box is used as selection function, is said to be difficult on the FPGA implementation. So, the “bit-transition type DPA” , in which the transition of register value between different round is used as a selection function, is used in the DPA experiment on a FPGA board. In this study, we report that the “bit-value type DPA” is successfully demonstrated by the method, in which S-Boxes are composed of ASIC-type primitive gates. In addition, the countermeasure against the “bit-transition type DPA” is confirmed by the method, in which the random masking with rest-sequence is applied to the input of S-Box.
キーワード (和) サイドチャネル攻撃 / 電力差分解析 / DPA / FPGA / DES / SASEBO / /  
(英) Side Channel Attack / Differential Power Analysis / DPA / FPGA / DES / SASEBO / /  
文献情報 信学技報, vol. 108, no. 478, VLD2008-141, pp. 89-94, 2009年3月.
資料番号 VLD2008-141 
発行日 2009-03-04 (VLD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2008-141

研究会情報
研究会 VLD  
開催期間 2009-03-11 - 2009-03-13 
開催地(和) 沖縄県男女共同参画センター 
開催地(英)  
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英) Design Technology for a System-on-Silicon 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2009-03-VLD 
本文の言語 日本語 
タイトル(和) FPGA実装された暗号回路に対するビット値に着目した電力差分解析(DPA)実験 
サブタイトル(和)  
タイトル(英) Differential Power Analysis of bit-value against cipher implementation on FPGA 
サブタイトル(英)  
キーワード(1)(和/英) サイドチャネル攻撃 / Side Channel Attack  
キーワード(2)(和/英) 電力差分解析 / Differential Power Analysis  
キーワード(3)(和/英) DPA / DPA  
キーワード(4)(和/英) FPGA / FPGA  
キーワード(5)(和/英) DES / DES  
キーワード(6)(和/英) SASEBO / SASEBO  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 奥山 一樹 / Kazuki Okuyama / オクヤマ カズキ
第1著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumei Univ.)
第2著者 氏名(和/英/ヨミ) 小島 憲司 / Kenji Kojima / コジマ ケンジ
第2著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumei Univ.)
第3著者 氏名(和/英/ヨミ) 牧野 友輝 / Yuki Makino / マキノ ユウキ
第3著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumei Univ.)
第4著者 氏名(和/英/ヨミ) 藤野 毅 / Takeshi Fujino / フジノ タケシ
第4著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumei Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-03-12 10:05:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2008-141 
巻番号(vol) vol.108 
号番号(no) no.478 
ページ範囲 pp.89-94 
ページ数
発行日 2009-03-04 (VLD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会