講演抄録/キーワード |
講演名 |
2009-03-12 14:15
リンク長及びレイテンシ制約下でのネットワークオンチップのトポロジ自動生成 ○谷田英生(東大)・吉田浩章(東大/JST)・松本剛史(東大)・藤田昌宏(東大/JST) VLD2008-148 |
抄録 |
(和) |
半導体プロセスの微細化に伴い,SoCの性能はよりインターコネクトの性能に影響される部分が大きくなっている.多くのNoC (ネットワークオンチップ)のアーキテクチャが提案されているが,自動的にアプリケーションに応じた最適なNoCを決定しその上に機能ブロックを配置することは,実現されていない.本稿は,アプリケーションの通信要求に応じて,自動的に各機能ブロックを配置し,NoCトポロジを生成する手法を提案する.問題を整数線形計画法により定式化した従来手法は,消費電力・面積の最適化を実現したが,動作周波数に影響を与える一ホップあたりのリンク長,および,レイテンシの保証を実現していなかった.提案手法は,各機能ブロックを配置する際に低レイテンシで通信する機能ブロック間の距離に,NoCトポロジの生成の際に接続する機能ブロック・スイッチ間距離に制約を加え,それらの性能が保証された設計の生成を実現する. |
(英) |
With wire delay becoming dominant compared to transistor delay in deep-submicron era, the performance of SoC is more affected by interconnect. Although many NoC (Network-on-Chip) architectures which improve interconnect performance are proposed, automatically finding the most efficient one for a given application and mapping the function blocks onto it, is still an open issue. This paper proposes a method for generating a custom NoC which meets communication link-length and latency requirements. Additional constraint for floor-planning and interconnect architecture generation, to existing integer-linear-programming-based approach, enables link-length and latency requirement to be met in the generated NoC architecture. |
キーワード |
(和) |
ネットワークオンチップ / 整数線形計画法 / 性能保証 / フロアプランニング / / / / |
(英) |
Network-on-Chip / linear programming / guaranteed performance / floor planning / / / / |
文献情報 |
信学技報, vol. 108, no. 478, VLD2008-148, pp. 129-134, 2009年3月. |
資料番号 |
VLD2008-148 |
発行日 |
2009-03-04 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2008-148 |