講演抄録/キーワード |
講演名 |
2009-03-11 14:25
イニシエーション・インターバルとアロケーションの制約下における総面積最小を目的としたパイプライン・スケジューリング手法 ○小玉 翔・松永裕介(九大) VLD2008-131 |
抄録 |
(和) |
本稿では,パイプライン回路を対象とした動作合成における,スループット制約下での回路の総面積最小化を目的としたパイプラインスケジューリング手法を提案する.既存手法の多くがリソース制約とイニシエーション・インターバルの制約下でパイプラインスケジューリングを行うのに対して,提案手法ではアロケーションとイニシエーション・インターバルの制約下でパイプラインスケジューリングを行う.そのため,リソース制約が原因となって実行可能解が得られないという問題が発生しない.また,各演算を割り当て可能なクロックサイクルがリソース制約によって制限されないため,各種の演算器の面積とレジスタの面積を考慮し,回路の総面積が小さくなるようにパイプラインスケジューリングを行うことが可能である.実験の結果,提案手法は既存手法に対して回路の総面積を平均で約30%削減し,実行時間も実用の範囲内であった. |
(英) |
In this paper, a pipeline scheduling algorithm for minimizing total circuit area under throughput constraint
is presented for behavioral synthesis targeted for pipelined circuit. While most previous works perform
pipeline scheduling with constraints of initiation interval and resource, proposed method performs pipeline scheduling
with constraints of allocation and initiation interval. Therefore, the cituation in which a feasible solution cannot be achieved because of resource constraint is not occured in proposed method. Additionally, pipeline scheduling for minimizing total circuit area can be performed with considering area of each type of functional unit and register because clock cycles to which each operation can be bound is not limited by resource constraint. Experimental results show that proposed method can reduce total circuit area by about 30% on an average compared to previous methods. Also, computation time of proposed method is well with in utility. |
キーワード |
(和) |
動作合成 / パイプライン合成 / パイプラインスケジューリング / / / / / |
(英) |
Behavioral Synthesis / Pipeline Synthesis / Pipeline Scheduling / / / / / |
文献情報 |
信学技報, vol. 108, no. 478, VLD2008-131, pp. 29-34, 2009年3月. |
資料番号 |
VLD2008-131 |
発行日 |
2009-03-04 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2008-131 |
研究会情報 |
研究会 |
VLD |
開催期間 |
2009-03-11 - 2009-03-13 |
開催地(和) |
沖縄県男女共同参画センター |
開催地(英) |
|
テーマ(和) |
システムオンシリコンを支える設計技術 |
テーマ(英) |
Design Technology for a System-on-Silicon |
講演論文情報の詳細 |
申込み研究会 |
VLD |
会議コード |
2009-03-VLD |
本文の言語 |
日本語 |
タイトル(和) |
イニシエーション・インターバルとアロケーションの制約下における総面積最小を目的としたパイプライン・スケジューリング手法 |
サブタイトル(和) |
|
タイトル(英) |
Area Optimized Pipeline Scheduling with Initiation Interval and Allocation Constraints |
サブタイトル(英) |
|
キーワード(1)(和/英) |
動作合成 / Behavioral Synthesis |
キーワード(2)(和/英) |
パイプライン合成 / Pipeline Synthesis |
キーワード(3)(和/英) |
パイプラインスケジューリング / Pipeline Scheduling |
キーワード(4)(和/英) |
/ |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
小玉 翔 / Sho Kodama / コダマ ショウ |
第1著者 所属(和/英) |
九州大学 (略称: 九大)
Kyushu University (略称: Kyushu Univ.) |
第2著者 氏名(和/英/ヨミ) |
松永 裕介 / Yusuke Matsunaga / マツナガ ユウスケ |
第2著者 所属(和/英) |
九州大学 (略称: 九大)
Kyushu University (略称: Kyushu Univ.) |
第3著者 氏名(和/英/ヨミ) |
/ / |
第3著者 所属(和/英) |
(略称: )
(略称: ) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2009-03-11 14:25:00 |
発表時間 |
25分 |
申込先研究会 |
VLD |
資料番号 |
VLD2008-131 |
巻番号(vol) |
vol.108 |
号番号(no) |
no.478 |
ページ範囲 |
pp.29-34 |
ページ数 |
6 |
発行日 |
2009-03-04 (VLD) |