講演抄録/キーワード |
講演名 |
2009-01-23 11:15
順序制約付レジスタ割り当てにおけるレジスタ数の上界に関する考察 ○井上恵介・金子峰雄・岩垣 剛(北陸先端大) CAS2008-90 NLP2008-120 |
抄録 |
(和) |
集積回路の高位合成においてデータを格納するレジスタを決める作業をレジスタ割り当てと呼ぶ.近年,遅延ばらつきの下でホールド条件を満たすための手法として順序制約付レジスタ割り当てが提案された.この手法は従来のレジスタ割り当てに比べてレジスタ数が増加する傾向があるが,実際に実験した全てのインスタンスに対して,その増加分は高々1個であった.この事から,本稿では一般の場合に対してレジスタの増分が高々1個であるという予想を立て,2つの特殊なクラスにおいて,この予想が正しいことを証明した. |
(英) |
Recently, Backward-Data-Direction (BDD) clocking based register assignment in high-level synthesis has been proposed. BDD clocking guarantees the
hold timing requirement, but BDD clocking based register assignment tends to increase the number of registers. Since it causes the area overhead and the extra power consumption, the number of registers should be minimized.
It is interesting for us that the experiments we have done so far show that the extra register after its minimization is at most one. This paper treats the simple question whether the register overhead is always at most one or not. An estimation of the upper-bound is helpful not only for estimating the number of extra registers when we apply BDD clocking, but also for developing a heuristic algorithm for BDD clocking based register assignment. The conjecture proposed in this paper is not proved nor disproved in general case. In this paper, we proved and showed that it is true for two simple cases. |
キーワード |
(和) |
データパス合成 / 遅延ばらつき / BDDクロッキング / レジスタ割り当て / / / / |
(英) |
Datapath synthesis / delay variation / BDD clocking / register assignment / / / / |
文献情報 |
信学技報, vol. 108, no. 388, CAS2008-90, pp. 147-152, 2009年1月. |
資料番号 |
CAS2008-90 |
発行日 |
2009-01-15 (CAS, NLP) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CAS2008-90 NLP2008-120 |