講演抄録/キーワード |
講演名 |
2009-01-22 09:00
1/fノイズの低減を考慮した差動増幅回路の設計 ○平野扶早・淡野公一(宮崎大)・田中 寿(都城高専)・田村宏樹(宮崎大) CAS2008-63 NLP2008-93 |
抄録 |
(和) |
本論文では, 様々な回路に広く用いられているMOSFETを用いた差動増幅回路に着目し, $1/f$ノイズ低減手法について述べている. センサインターフェースに応用される回路は微弱な信号であり, CMOSプロセスで設計する場合には低周波領域において顕著となる$1/f$ノイズが大きな問題となる. また, 近年の微細化に伴い, CMOSトランジスタの物理的な構造が変化し, 従来の$1/f$ノイズ低減手法を見直す必要がある. そこで本論文では, 差動増幅回路の入力換算$1/f$ノイズの式を理論的に導きだし, 0.18$\mu$mCMOSデバイスパラメータのノイズモデルを用いて, HSPICEによるシミュレーションを行った. その結果, 求めた理論式とHSPICEシミュレーションの結果はほぼ同じになった. また, チャネル幅及びチャネル長と$1/f$ノイズとの関係を確認し, 考察を行っている. |
(英) |
$1/f$ noise is serious problem in sensor interface circuits because the output signal of general sensors is very small amplitude and very low frequency. In addition, the physical structure of MOSFET has been changed with scaling down of the fabrication process.
In this paper, we derived
input referred $1/f$ noise of the differential amplifier in consideration of the
surface channel MOSFET. And the differential amplifier were evaluated through HSPICE simulations with 0.18$\mu$m CMOS device parameters.As the results,the simulation results are the same as the derived theoretical calculation. Furthermore, we considered the relation between $1/f$ noise and device sizes (channel width and length). |
キーワード |
(和) |
ノイズ / $1/f$ノイズ / 差動増幅回路 / CMOSアナログ集積回路 / / / / |
(英) |
noise / $1/f$ noise / Differential Amplifier / CMOS analog integrated circuit / / / / |
文献情報 |
信学技報, vol. 108, no. 388, CAS2008-63, pp. 1-6, 2009年1月. |
資料番号 |
CAS2008-63 |
発行日 |
2009-01-15 (CAS, NLP) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CAS2008-63 NLP2008-93 |
|