| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-01-22 13:20 完全差動ヒステリシス2P-VCCSカオス発振集積回路の測定 ○堂前亮輔（東京電機大）・堀尾喜彦（東京電機大/JST）・合原一幸（JST/東大）  CAS2008-72 NLP2008-102 |
|
| 抄録 | （和） | TSMC 0.35 μm CMOS プロセスを用いて集積回路化された完全差動ヒステリシス2P-VCCS カオス発振集積回路の諸特性の測定を行う．この回路では，外部制御電圧を調整することにより，各々の回路パラメータが変更可能である．まず，カオス回路の基本構成要素である完全差動ヒステリシスVCCS 回路，および，完全差動線形VCCS回路の差動入出力特性の測定結果を示す．次に，完全差動ヒステリシス2P-VCCS カオス発振回路から観測されたクワッドスクリューアトラクタを含む様々なカオスアトラクタを示す．これらの測定結果はSPICE シミュレーション結果と比較した． |
| （英） | Measurement results from a fully-differential hysteresis 2P-VCCS chaotic integrated circuit are presented. The prototype chip was fabricated with TSMC 0.35μm CMOS process. First, experimental results for the fully-differential hysteresis VCCS circuit and the fully-differential linear VCCS circuit, which are basic building blocks of the chaotic oscillator, are reported. Then, some chaotic attractors observed from the prototype chip including a quad-screw attractor are shown. The measured results are compared with those from the SPICE simulations. |
|
| キーワード | （和） | カオス / ヒステリシス / 完全差動回路 / / / / / |
| （英） | Chaos / Hysteresis / Fully-Differential Circuit / / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 389, NLP2008-102, pp. 47-52, 2009年1月. | |
| 資料番号 | NLP2008-102 | |
| 発行日 | 2009-01-15 (CAS, NLP) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2008-72 NLP2008-102 |
|
| 研究会情報 | |
| 研究会 | CAS NLP |
| 開催期間 | 2009-01-22 - 2009-01-23 |
| 開催地（和） | ホテルマリックス（宮崎） |
| 開催地（英） | |
| テーマ（和） | 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | NLP |
| 会議コード | 2009-01-CAS-NLP |
| 本文の言語 | 日本語 |
| タイトル（和） | 完全差動ヒステリシス2P-VCCSカオス発振集積回路の測定 |
| サブタイトル（和） | |
| タイトル（英） | IC Implementation of A Fully-Differential Hysteresis Two-Port VCCS Chaotic Oscillator |
| サブタイトル（英） | |
| キーワード(1)（和/英） | カオス / Chaos |
| キーワード(2)（和/英） | ヒステリシス / Hysteresis |
| キーワード(3)（和/英） | 完全差動回路 / Fully-Differential Circuit |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 堂前 亮輔 / Ryosuke Domae / ドウマエ リョウスケ |
| 第1著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ) |
| 第2著者 氏名（和/英/ヨミ） | 堀尾 喜彦 / Yoshihiko Horio / ホリオ ヨシヒコ |
| 第2著者 所属（和/英） | 東京電機大学 (略称： 東京電機大/JST) Tokyo Denki University (略称： Tokyo Denki Univ) |
| 第3著者 氏名（和/英/ヨミ） | 合原 一幸 / Kazuyuki Aihara / アイハラ カズユキ |
| 第3著者 所属（和/英） | 東京大学 (略称： JST/東大) Tokyo University (略称： Tokyo Univ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-01-22 13:20:00 |
| 発表時間 | 20分 |
| 申込先研究会 | NLP |
| 資料番号 | CAS2008-72, NLP2008-102 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.388(CAS), no.389(NLP) |
| ページ範囲 | pp.47-52 |
| ページ数 | 6 |
| 発行日 | 2009-01-15 (CAS, NLP) |
[研究会発表申込システムのトップページに戻る]