| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
[ログイン] (技報オンライン実施中) 通信ソサイエティのみ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-05-18 09:45 128ビットブロック暗号 CLEFIA 白井太三・渋谷香士・秋下 徹・○盛合志帆（ソニー）・岩田 哲（名大） 技報オンラインサービス実施中（通信ソサイエティのみ）  |
|
| 抄録 | （和） | 本稿では，128 ビットブロック暗号 CLEFIA を提案する． CLEFIA はブロック長 128 ビット，鍵長 128, 192, 256 ビットに対応しており， 高い安全性を保ちつつコンパクト性と高速性を両立している点が大きな特長である． CLEFIA は全体構造として一般化 Feistel 構造を採用し，さらに拡散行列切り替え法 (DSM) などの設計技法を用いることで高い安全性を少ない処理量で確保した． 結果としてハードウェア，ソフトウェアを問わず高速かつコンパクトな実装を可能にしている． ハードウェア実装においては，0.09 $\mu$m CMOS 標準セルライブラリを使用した場合に 6Kgate 以下で 1.60 Gbps を達成しており，さらに ソフトウェア実装においては，クロック周波数 2.4 GHz の AMD Athlon 64 プロセッサで 13 cycles/byte, 1.48 Gbps を達成している． CLEFIA は高い実装性能を持つ暗号であり，特にハードウェア実装においては AES を上回る性能を発揮する． |
| （英） | We propose a new 128-bit blockcipher CLEFIA supporting key lengths of 128, 192 and 256 bits, which is compatible with AES. CLEFIA achieves enough immunity against known attacks and flexibility for efficient implementation in both hardware and software by adopting several novel and state-of-the-art design techniques. CLEFIA achieves a good performance profile both in hardware and software. In hardware using a 0.09 $\mu$m CMOS ASIC library, about 1.60 Gbps with less than 6 Kgates, and in software, about 13 cycles/byte, 1.48 Gbps on 2.4 GHz AMD Athlon 64 processor is achieved. CLEFIA is a highly efficient blockcipher, especially in hardware. |
|
| キーワード | （和） | ブロック暗号 / 一般化 Feistel 構造 / DSM / CLEFIA / / / / |
| （英） | blockcipher / generalized Feistel structure / DSM / CLEFIA / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 44, ISEC2007-1, pp. 1-9, 2007年5月. | |
| 資料番号 | ISEC2007-1 | |
| 研究会情報 | |
| 研究会 | ISEC |
| 開催期間 | 2007-05-18 - 2007-05-18 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ISEC |
| 会議コード | 2007-05-ISEC |
| 本文の言語 | 日本語 |
| タイトル（和） | 128ビットブロック暗号 CLEFIA |
| サブタイトル（和） | |
| タイトル（英） | The 128-bit Blockcipher CLEFIA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ブロック暗号 / blockcipher |
| キーワード(2)（和/英） | 一般化 Feistel 構造 / generalized Feistel structure |
| キーワード(3)（和/英） | DSM / DSM |
| キーワード(4)（和/英） | CLEFIA / CLEFIA |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 白井 太三 / Taizo Shirai / シライ タイゾウ |
| 第1著者 所属（和/英） | ソニー株式会社 (略称： ソニー) Sony Corporation (略称： Sony) |
| 第2著者 氏名（和/英/ヨミ） | 渋谷 香士 / Kyoji Shibutani / シブタニ キョウジ |
| 第2著者 所属（和/英） | ソニー株式会社 (略称： ソニー) Sony Corporation (略称： Sony) |
| 第3著者 氏名（和/英/ヨミ） | 秋下 徹 / Toru Akishita / アキシタ トオル |
| 第3著者 所属（和/英） | ソニー株式会社 (略称： ソニー) Sony Corporation (略称： Sony) |
| 第4著者 氏名（和/英/ヨミ） | 盛合 志帆 / Shiho Moriai / モリアイ シホ |
| 第4著者 所属（和/英） | ソニー株式会社 (略称： ソニー) Sony Corporation (略称： Sony) |
| 第5著者 氏名（和/英/ヨミ） | 岩田 哲 / Tetsu Iwata / イワタ テツ |
| 第5著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 4 |
| 発表日時 | 2007-05-18 09:45:00 |
| 発表時間 | 25 |
| 申込先研究会 | ISEC |
| 資料番号 | IEICE-ISEC2007-1 |
| 巻番号（vol） | IEICE-107 |
| 号番号（no） | IEICE-ISEC-44 |
| ページ範囲 | pp.1-9 |
| ページ数 | IEICE-9 |
[研究会発表申込システムのトップページに戻る]