| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-01-17 10:10 速度飽和特性を利用したVddゲートバイアスRF-CMOS増幅回路 ○石原 昇（群馬大） エレソ技報アーカイブへのリンク：  ED2006-201 MW2006-154 |
|
| 抄録 | （和） | MOS FETでは、ゲート電圧とドレイン電圧が高い場合にチャネルを走行するキャリアの速度が飽和し、FETの相互コンダクタンスがゲート電圧、ドレイン電圧に依存せず一定となる。本報告では、この速度飽和動作領域を利用したRF-CMOS増幅回路の設計法について述べる。MOS FETのゲートバイアス電圧を電源電圧に設定しFETを速度飽和動作とすることにより、簡単な回路構成で電源電圧変動耐性に強い回路を構成できることを明らかにし、0.18μmCMOSプロセスにより5GHz RF-CMOS増幅回路ICの試作を行なった結果、ピーク利得（S21）13.5ｄBで、1.2～2.9Vの広い電源電圧変化に対して利得変動が１dB以下の良好な特性の実現に成功した。 |
| （英） | One of the interesting MOSFET characteristics is the effect of carrier velocity saturation (CVS) on the drain current. In the CVS region, the transconductance becomes constant independent both of the gate and the drain voltage. In this paper, RF CMOS amplifier design technique using the CVS region has been proposed. By setting the FET gate bias to the power supply voltage (Vdd), stable operation against Vdd variations can be achieved with a simple circuit configuration. By using this, a 5 GHz amplifier has been designed and fabricated by using 0.18-m CMOS process technology. The chip has been operated with a gain variation less than 1 dB having a peak gain of 13.5 dB when Vdd has been varied from 1.2 to 2.9 V. | |
| キーワード | （和） | RF-CMOS / 増幅回路 / ゲートバイアス回路 / キャリア速度飽和 / / / / |
| （英） | RF-CMOS / Amplifiers / Gate bias circuits / Carrier velocity saturation / / / / | |
| 文献情報 | 信学技報, vol. 106, no. 460, MW2006-154, pp. 7-12, 2007年1月. | |
| 資料番号 | MW2006-154 | |
| 発行日 | 2007-01-10 (ED, MW) | |
| ISSN | Print edition: ISSN 0913-5685 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：ED2006-201 MW2006-154 |
|
| 研究会情報 | |
| 研究会 | MW ED |
| 開催期間 | 2007-01-17 - 2007-01-19 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 超高速・超高周波デバイスおよびIC／一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | MW |
| 会議コード | 2007-01-MW-ED |
| 本文の言語 | 日本語 |
| タイトル（和） | 速度飽和特性を利用したVddゲートバイアスRF-CMOS増幅回路 |
| サブタイトル（和） | |
| タイトル（英） | Vdd Gate Biasing RF CMOS Amplifier Design Technique Based on the Effect of Carrier Velocity Saturation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | RF-CMOS / RF-CMOS |
| キーワード(2)（和/英） | 増幅回路 / Amplifiers |
| キーワード(3)（和/英） | ゲートバイアス回路 / Gate bias circuits |
| キーワード(4)（和/英） | キャリア速度飽和 / Carrier velocity saturation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 石原 昇 / Noboru Ishihara / イシハラ ノボル |
| 第1著者 所属（和/英） | 群馬大学 (略称： 群馬大) Gunma University (略称： Gunma Univ.) |
| 第2著者 氏名（和/英/ヨミ） | / / |
| 第2著者 所属（和/英） | (略称： ) (略称： ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-01-17 10:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | MW |
| 資料番号 | ED2006-201, MW2006-154 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | no.459(ED), no.460(MW) |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2007-01-10 (ED, MW) |
[研究会発表申込システムのトップページに戻る]