お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2004-06-17 15:15
A New Digital Architecture of Inverse Function Delayed Neuron with the Stochastic Logic
Hongge LiYoshihiro HayakawaShigeo SatoKoji Nakajima東北大
抄録 (和) (まだ登録されていません) 
(英) In this paper, we present a new digital architecture for neuron hardware that can be implemented using the field programmable gate array (FPGA). The proposed neuron provides a new neuron model of Inverse function Delayed. In order to implement the ID model, we employ a new architecture of inverse function with the stochastic logic. Since the property of stochastic logic, the scale of circuit is smaller than the conventional digital circuit. On the other hand, the stochastic logic requires the certain accumulation time for averaging. The simulation experimental results show that the inverse function variance is relationship with the accumulation time, and this digital system can perform the associative memory.
キーワード (和) / / / / / / /  
(英) stochastic logic / inverse function / ID model / FPGA / / / /  
文献情報 信学技報, vol. 104, no. 112, NLP2004-19, pp. 29-34, 2004年6月.
資料番号 NLP2004-19 
発行日 2004-06-10 (NLP) 
ISSN Print edition: ISSN 0913-5685
PDFダウンロード

研究会情報
研究会 NLP  
開催期間 2004-06-17 - 2004-06-17 
開催地(和) 鳥取県立生涯学習センター 
開催地(英) Tottori Kenritsu Shogai Gakushu Center 
テーマ(和) 一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 NLP 
会議コード 2004-06-NLP 
本文の言語 日本語 
タイトル(和) A New Digital Architecture of Inverse Function Delayed Neuron with the Stochastic Logic 
サブタイトル(和)  
タイトル(英) A New Digital Architecture of Inverse Function Delayed Neuron with the Stochastic Logic 
サブタイトル(英)  
キーワード(1)(和/英) / stochastic logic  
キーワード(2)(和/英) / inverse function  
キーワード(3)(和/英) / ID model  
キーワード(4)(和/英) / FPGA  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) Hongge Li / Hongge Li /
第1著者 所属(和/英) Tohoku Univ. (略称: 東北大)
Tohoku Univ. (略称: Tohoku Univ.)
第2著者 氏名(和/英/ヨミ) Yoshihiro Hayakawa / Yoshihiro Hayakawa /
第2著者 所属(和/英) Tohoku Univ. (略称: 東北大)
Tohoku Univ. (略称: Tohoku Univ.)
第3著者 氏名(和/英/ヨミ) Shigeo Sato / Shigeo Sato /
第3著者 所属(和/英) Tohoku Univ. (略称: 東北大)
Tohoku Univ. (略称: Tohoku Univ.)
第4著者 氏名(和/英/ヨミ) Koji Nakajima / Koji Nakajima /
第4著者 所属(和/英) Tohoku Univ. (略称: 東北大)
Tohoku Univ. (略称: Tohoku Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2004-06-17 15:15:00 
発表時間 25分 
申込先研究会 NLP 
資料番号 NLP2004-19 
巻番号(vol) vol.104 
号番号(no) no.112 
ページ範囲 pp.29-34 
ページ数
発行日 2004-06-10 (NLP) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会