Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2012] | [2013] | [2014] | [2015] | [2016] | [2017] | [2018] | [Japanese] / [English]
VLD2015-77
再構成可能論理回路の設計法と各種方式の比較
○嘉藤淳紀・渡辺重佳・二宮 洋・小林 学・三浦康之（湘南工科大）
pp. 1 - 6
VLD2015-78
H-Treeトポロジを用いたFPGA配線構造の一検討
○石井友樹・池邊雅登・趙 謙・尼崎太樹・飯田全広・久我守弘・末吉敏則（熊本大）
pp. 7 - 12
VLD2015-79
粗粒度再構成可能アクセラレータCMAにおけるパイプライン分割の検討
○安藤尚輝・増山滉一朗・藤田 悠・天野英晴（慶大）
pp. 13 - 18
VLD2015-80
FPGA NICを用いたストリームデータの低遅延バッチ処理
○中村幸平・林 愛美・松谷宏紀（慶大）
pp. 19 - 24
VLD2015-81
GPUを用いたSparkのリダクション及びトランスフォーメーションの性能評価
○大野泰弘・森島 信・松谷宏紀（慶大）
pp. 25 - 30
VLD2015-82
大脳皮質モデルBESOMのGPGPUによる並列化
○中田秀基・井上辰彦・一杉裕志（産総研）
pp. 31 - 36
VLD2015-83
外れ値検出に対するMSD法のGPU実装と実験的評価
○浅野翔太郎・稲木雅人・永山 忍・若林真一（広島市大）
pp. 37 - 42
VLD2015-84
CPUアーキテクチャ考慮した性能モデルの導入によるデータベース高速化のためのコスト計算精度向上
○田中 剛（首都大東京/日立）・石川 博（首都大東京）
pp. 67 - 72
VLD2015-85
インカーネルNOSQLキャッシュにおけるレンジクエリの性能改善
○田村是慶・松谷宏紀（慶大）
pp. 73 - 78
VLD2015-86
データストリーム集約演算HWの並列化
○小川芳光・オゲ ヤースィン・吉見真聡・策力木格・吉永 努（電通大）
pp. 79 - 84
VLD2015-87
三次元積層チップにおける電力消費に伴う発熱温度の実チップ評価
○和田達矢・宇佐美公良（芝浦工大）
pp. 85 - 90
VLD2015-88
薄膜BOX-SOIにおける動的マルチVth手法の試作と評価
○井尾翔平・鈴木花乃・中村昌平・宇佐美公良（芝浦工大）
pp. 91 - 96
VLD2015-89
後方順序的クロックゲーティング自動挿入のための制御信号抽出手法
○後藤智哉・柳澤政生・木村晋二（早大）
pp. 97 - 102
VLD2015-90
［フェロー記念講演］しくじりフェロー ～ ハードウェア実装に基づくコンピュータアーキテクチャ研究における失敗と教訓 ～
○天野英晴（慶大）
pp. 121 - 124
VLD2015-91
ビルディングキューブ法に基づくステンシル計算の高位合成ベースFPGA実装
○副島梨恵・翁 浩二・柴田裕一郎・小栗 清（長崎大）
pp. 125 - 130
VLD2015-92
ストリーム計算ハードウェアコンパイラSPGenを用いたFPGA津波シミュレータの開発
○長洲航平・佐野健太郎（東北大）・河野郁也・中里直人（会津大）
pp. 131 - 136
VLD2015-93
数値流体力学におけるMacCormack法を実現する並列アルゴリズムとそのFPGA実装
○芳賀裕介・永山 忍・若林真一・稲木雅人（広島市大）
pp. 137 - 142
VLD2015-94
Topological Analysis of Low-Powered 3D-TESH Network
○Faiz Al Faisal（JAIST）・Hafizur Rahman（IIUM）・Yasushi Inoguchi（JAIST）
pp. 143 - 148
VLD2015-95
分散ルータによる高性能NoC
○安戸僚汰・松谷宏紀（慶大）・鯉渕道紘（NII）・天野英晴・中村維男（慶大）
pp. 149 - 154
VLD2015-96
PEACH3の通信性能評価
○金田隆大・鶴田千晴（慶大）・塙 敏博（東大）・天野英晴（慶大）
pp. 155 - 160
VLD2015-97
ラック間をまたぐ計算コンポーネント間通信の光無線を用いた低遅延化
○原 弘明・尾崎友哉（慶大）・鯉渕道紘（NII）・天野英晴・松谷宏紀（慶大）
pp. 161 - 166
VLD2015-98
大規模データベースの音楽指紋検索と確率的偏りを利用した性能向上
○福田真啓・井口 寧（北陸先端大）
pp. 167 - 172
VLD2015-99
FIND特徴を用いたリアルタイム人検出システムのFPGA化の検討
○林田与志樹・大石将仁・藤田 亮・柴田裕一郎・小栗 清（長崎大）
pp. 173 - 178
VLD2015-100
AMPD法を用いたピーク検出システムのFPGAへの実装
○岩崎文彦・柴田裕一郎・小栗 清（長崎大）
pp. 179 - 184
VLD2015-101
再構成可能アクセラレータにおける中間粒度ボディバイアス制御を用いた電力最適化
○松下悠亮・奥原 颯・増山滉一郎・藤田 悠・天野英晴（慶大）
pp. 185 - 190
VLD2015-102
SOTBを用いたボディバイアス制御によるTLBの省電力化
○川瀬大樹・奥原 颯・天野英晴（慶大）
pp. 191 - 196
VLD2015-103
フルシステムシミュレータによるソフトウェア定義型SSDのアーキテクチャ最適化
○五木田 駿・風間 哲・柴田清己・桑村慎哉・吉田英司・小川淳二（富士通研）
pp. 197 - 202
VLD2015-104
レガシーマイグレーションにおけるメインフレームアセンブリのC言語への変換
○藤原大輔・石浦菜岐佐・酒井 崚（関西学院大）・青木 領・小河原隆史（システムズ）
pp. 203 - 208
VLD2015-105
動的遅延ばらつきに対する適応性を考慮したフロアプラン指向高位合成手法の検討
○井川昂輝・柳澤政生・戸川 望（早大）
pp. 209 - 214
VLD2015-106
割込みハンドラを独立したモジュールとして実装するバイナリ合成
○伊藤直也・石浦菜岐佐（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研）
pp. 215 - 220
VLD2015-107
冗長符号化を用いたマルチレベルセル不揮発性メモリ書き込み量削減
○多和田雅師・木村晋二・柳澤政生・戸川 望（早大）
pp. 221 - 225
VLD2015-108
Nested RNSの定数除算を用いた深層畳込みニューラルネットワークの FPGA実現について
○中原啓貴（愛媛大）・笹尾 勤（明大）・岩本 久（REVSONIC）
pp. 227 - 232
VLD2015-109
Mate構造を利用したTRAXソルバの実装
○高島康裕・八幡尚明・山口沙樹・野村孔命（北九州市大）
pp. 233 - 236
VLD2015-110
TRAXプレイヤにおける遺伝的アルゴリズムを用いた評価関数の発見とUMLモデルベース開発
○玉城 良・清水尚彦（東海大）
pp. 237 - 242
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．