Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2008] | [2009] | [2010] | [2011] | [2012] | [2013] | [2014] | [Japanese] / [English]
VLD2011-120
IDDQ電流による大域プロセスばらつきの推定手法
○新谷道広・佐藤高史（京大）
pp. 1 - 6
VLD2011-121
ビアプログラマブルASICアーキテクチャVPEXの消費電力評価と面積・遅延性能評価
○大谷 拓・堀 遼平・北森達也・上岡泰輔（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大）
pp. 7 - 12
VLD2011-122
省エネ組み込みヘテロジニアス・マルチチップ・プロセッサシステムCOOL ChipのLSI試作
○内田裕之・萩本有哉・森本智之・引地信之・松本祐教（トプスシステムズ）・居村史人・渡辺直也・菊地克弥・鈴木基史・仲川 博・青柳昌宏（産総研）
pp. 13 - 17
VLD2011-123
GPGPUによる電源配線回路シミュレーション高速化手法の性能評価
○塩野隼人・林 磊・横田 誠・福井正博（立命館大）
pp. 19 - 24
VLD2011-124
上り帯域割り当て情報に基づく暗号方式制御を備えた10G/1GデュアルレートEPON OLT LSI
○安田禎之・羽田野孝裕・首藤啓樹・浦野正美・中西 衛・柴田随道（NTT）
pp. 25 - 30
VLD2011-125
Dual-Rail RSLメモリ方式を用いた耐タンパDES暗号回路の設計
○柴谷 恵・岩井克彦・汐崎 充・浅川俊介・藤野 毅（立命館大）
pp. 31 - 36
VLD2011-126
不完全ネストループに対するループパイプライン
○竹中 崇・若林一敏（NEC）・中越優佳（NEC情報システムズ）
pp. 37 - 42
VLD2011-127
製造後スキュー調整性を最大化するRTL資源割当手法
○春田洋佑・金子峰雄（北陸先端大）
pp. 43 - 48
VLD2011-128
動作レベル・レジスタ転送レベル混在設計記述向け高位合成手法
○吉田浩章・藤田昌宏（東大/JST）
pp. 49 - 54
VLD2011-129
高位合成における潜在的並列性を利用した投機実行に基づくCDFG変換
○大野真司（名大）・高木一義・高木直史（京大）
pp. 55 - 60
VLD2011-130
論理合成ツールを用いた論理最適化におけるRTLフォールスパスの活用
○三上雄大・岩垣 剛・市原英行・井上智生（広島市大）
pp. 61 - 66
VLD2011-131
単線最長配線手法を用いた一層複線指定長配線手法
○古山祥平・小平行秀（会津大）
pp. 67 - 72
VLD2011-132
NBTIを考慮した電源配線最適化の一手法
○長田賢明・福井正博（立命館大）・築山修治（中大）
pp. 73 - 78
VLD2011-133
冗長化FF置き換え方式による高信頼性VLSI設計の自動化
○矢野 憲（福岡大/JST）・吉木崇人・林田隆則（福岡大）・佐藤寿倫（福岡大/JST）
pp. 79 - 84
VLD2011-134
順序回路におけるソフトエラーの論理マスク効果の効率的な解析手法について
○高田大河・松永裕介（九大）
pp. 85 - 90
VLD2011-135
単一磁束量子回路の設計検証のための時刻付き論理式の等価性判定手法
○川口隆広（名大）・高木一義・高木直史（京大）
pp. 91 - 96
VLD2011-136
パターン非依存正規表現マッチングエンジンに対する先読み演算の実現
○若葉陽一・永山 忍・稲木雅人・若林真一（広島市大）
pp. 97 - 102
VLD2011-137
多数カメラ映像に対するリアルタイム画像識別処理ハードウェアの実装
○細谷英一・青木 孝・大塚卓哉・関原悠介・小野澤 晃（NTT）
pp. 103 - 108
VLD2011-138
動的リコンフィギャラブルプロセッサにおける記憶回路の低消費電力化とDVFS手法の検討
○早川勇輝・宇佐美公良（芝浦工大）
pp. 109 - 114
VLD2011-139
近似正規表現マッチングアルゴリズムのGPGPU実装およびFPGA実装と比較
○宇丹裕一朗・稲木雅人・永山 忍・若林真一（広島市大）
pp. 115 - 120
VLD2011-140
Power Efficient Design of Arithmetic Circuits Based on Embedded Memory Blocks in FPGA
○Xinmu Yu（Waseda Univ.）・Kiyoharu Hamaguchi（Osaka Univ.）・Shinji Kimura（Waseda Univ.）
pp. 121 - 126
VLD2011-141
FPGA上に実現した可変レイテンシ回路の性能評価
○右近祐太・安藤健太・高橋篤司（阪大）
pp. 127 - 132
VLD2011-142
遺伝的プログラミングを用いたグラウンドバウンス低減にむけたパワースイッチ駆動回路生成の検討
○宮内 誠・工藤 優・太田雄也・宇佐美公良（芝浦工大）
pp. 133 - 138
VLD2011-143
色差に着目した低電力色補間回路の設計に関する考察
○面林康太・岩垣 剛・市原英行・井上智生（広島市大）
pp. 139 - 144
VLD2011-144
パワースイッチの基板電圧選択制御によるサブスレッショルド回路のリークエネルギー低減化
○三橋 遼・工藤 優・太田雄也・宇佐美公良（芝浦工大）
pp. 145 - 150
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．