| No | 96684 |
|---|---|
| 標題（和） | クロック供給方式 |
| 標題（英） | Clock Signal Distribution Method |
| 研究会名（和） | 回路とシステム; ディジタル信号処理; 通信方式 |
| 研究会名（英） | Circuits and Systems ; Degital Signal Processing ; Communication Systems |
| 開催年月日 | 1998-03-05 |
| 終了年月日 | 1998-03-06 |
| 会議種別コード | 2 |
| 共催団体名（和） | 電気学会 |
| 資料番号 | CAS97-123 // DSP97-194 // CS97-218 |
| 抄録（和） | 近年、計算機などのディジタル機器の動作クロック周波数が飛躍的に上昇してきている。1つのクロック供給源から複数のデバイスクロック信号を供給する場合、各デバイスとクロック供給源とを接続する配線によって発生するクロック信号の伝搬遅延時間が各デバイス間で異なると、タイミング不良などの問題の原因となる。今後これらの問題がますます顕在化してくることが考えられる。本研究報告では、クロック信号に発生する伝搬遅延を取り除き、安定したクロック供給を実現するための一手法として、クロック配線によって発生する伝搬遅延を実際に計測し、PLL回路を用いてその伝搬遅延の補償を行なうクロック供給方式を提案する。 |
| 抄録（英） | This study is about clock signal distributing method by the proposed circuit to cancel propagation delay. It is shown that the each clock propagation delay is compensated by the proposed circuit which was the combination of PLL (Phase-Locked Loop) and the reflection detect circuit. |
| 収録資料名（和） | 電子情報通信学会技術研究報告 |
| 収録資料の巻号 | Vol.97 No.580,581 |
| ページ開始 | 83 |
| ページ終了 | 88 |
| キーワード（和） | 遅延 |
| キーワード（英） | propagation delay |
| 本文の言語 | JPN |
| 著者（和） | 加藤哲朗 |
| 著者（ヨミ） | カトウテツロウ |
| 著者（英） | Kato Tetsuro |
| 所属機関（和） | 三菱電機 |
| 所属機関（英） | MITSUBISHI ELECTRIC |