詳細表示

No 96670
標題(和) 構造可変型プロセッサネットワ-クへの信号処理プログラムスケジュ-リングの検討
標題(英) Loop Oriented Scheduling Method to Multi Microprocessor Networks
研究会名(和) 回路とシステム; ディジタル信号処理; 通信方式
研究会名(英) Circuits and Systems ; Degital Signal Processing ; Communication Systems
開催年月日 1998-03-05
終了年月日 1998-03-06
会議種別コード 2
共催団体名(和) 電気学会
資料番号 CAS97-109 // DSP97-180 // CS97-204
抄録(和) 集積規模の拡大に伴い、数十程度のマルチマイクロプロセッサシステムをオンチップ実装できるようになりつつある。しかしながら、実際の信号処理システムの塔載には、専門家がマニュアルでスケジュ-リングしている状況であり、実用化の最大の足枷になっている。我々は、32bマイクロプロセッサを単位とする、可変プロセッサネットワ-クによる信号処理システムの自動生成を目標にしているが、本論文では、C言語で書かれた信号処理プログラムから、並列性の自動抽出を行った。特にル-プ処理に着目し、ル-プ内及びル-プ間での、並列性の自動抽出法を提案し、実際に、FFTプログラムをマイクロプロセッサネットにスケジュ-リングし、その有効性を確認した。
抄録(英) According to the increasing capability of VLSI technologies, any types of on chip parallel processing systems formed with several tens of microprocessors, are becoming more practical. Software technologies such as a parallel compiling or a task scheduling, however, do not go with the above hardware progress, which means that the scheduling is a dominant bottle neck so as applying the multi-microprocessor systems to the practical signal processing systems. In this paper, we propose a translation method so that the original programs can be translated with concurrently executable forms. From some experiments using some FFT programs, we have confirmed usefulness and effectively of the method.
収録資料名(和) 電子情報通信学会技術研究報告
収録資料の巻号 Vol.97 No.580,581
ページ開始 87
ページ終了 94
キーワード(和) ソフトハ-ドコデザイン
キーワード(英) concurrent programing
本文の言語 JPN
著者(和) 山内貴紀
著者(ヨミ) ヤマウチヒロノリ
著者(英) Yamauchi Hironori
所属機関(和) 立命館大学
所属機関(英) Ritsumeikan University
著者(和) 西門秀人
著者(ヨミ) ニシカドヒデト
著者(英) Nishikado Hideto
所属機関(和) 立命館大学
所属機関(英) Ritsumeikan University
著者(和) 石井宏明
著者(ヨミ) イシイヒロアキ
著者(英) Ishii Hiroaki
所属機関(和) 立命館大学
所属機関(英) Ritsumeikan University
著者(和) 仁志彰宏
著者(ヨミ) ニシアキヒロ
著者(英) Nishi Akihiro
所属機関(和) 立命館大学
所属機関(英) Ritsumeikan University

WWW サーバ管理者
E-mail: webmaster@ieice.org