詳細表示

No 68136
標題(和) ト-ラススイッチ:分散1非同期転送型高速ATMスイッチ
標題(英)
研究会名(和) 交換システム; 情報ネットワ-ク; 通信方式
研究会名(英) Switching Systems Engineering; Information Networks; Communieation Systems
開催年月日 1995-09-28
終了年月日 1995-09-29
会議種別コード 2
共催団体名(和)
資料番号 SSE95-78 // IN95-49 // CS95-98
抄録(和) AMCのスイッチア-キテクチャとして、AHMから入力されるセルの品質劣化を回避するため、10Gb, sセルを収容し、かつ円筒状の実装によりスイッチ規模の拡張性を意識した入出力バッフィ型クロスバスイッチを提案する。提案するト-ラススイッチは、高速デバイスの使用に適した固定優先の競合制御アルゴリズムFOPを新規に採用する。クロスバを構成するクロスポイントで競合制御は分散して行われ、制御回路はクロスポイントあたり高々1ゲ-トでよい。ト-ラススイッチは、さらに、高速セル転送に適する自己ビット同期方式の採用を前提とし、スキュ-に起路する信号転送速度ネックを回避する。またセルロス特性について、出力バッファ型スイッチと比較し、同等以上の特性を有することを示している。
抄録(英) As the switch architecture of the AMC,a high-speed and scalable ATM switch architecture,named TORUS-switch,is proposed.The switch is an internal speed-up crosspoint switch with cylindrical configuration.The self-bit-synchronization technique is adopted to achieve high-speed cell transmission without requiring high-density implementation technology.Distributed contention-control based on the fixed output-precedence scheme is adopted.The TORUS-switch can be used to realize a expandable tera-bit-rate ATM switch that is also efficient.
収録資料名(和) 電子情報通信学会技術研究報告
収録資料の巻号 Vol.95 No.266〜271
ページ開始 49
ページ終了 54
キーワード(和) ビット同期
キーワード(英) Bit-synchronization
本文の言語 JPN
著者(和) 源田浩一
著者(ヨミ) ゲンダコウイチ
著者(英) Genda Kouichi
所属機関(和) NTTネットワ-クサ-ビスシステム研究所
所属機関(英) Network Service Systems Laboratories,NTT
著者(和) 山中直明
著者(ヨミ) ヤマナカナオアキ
著者(英) Yamanaka Naoaki
所属機関(和) NTTネットワ-クサ-ビスシステム研究所
所属機関(英) Network Service Systems Laboratories,NTT

WWW サーバ管理者
E-mail: webmaster@ieice.org