| No | 54082 |
|---|---|
| 標題（和） | 分散演算を用いた制御向き状態空間ディジタルフィルタの高性能VLSIア-キテクチャ |
| 標題（英） | High-Performance VLSI Architecture for State-Space Digital Filters using Distributed Arithmetic |
| 研究会名（和） | 回路とシステム; 通信方式; ディジタル信号処理 |
| 研究会名（英） | Circuits and Systems; Communication Systems; Digital Signal Processing |
| 開催年月日 | 1994-03-14 |
| 終了年月日 | 1994-03-15 |
| 会議種別コード | 2 |
| 共催団体名（和） | 電気学会 |
| 資料番号 | CAS93-116 // CS93-190 // DSP93-114 |
| 抄録（和） | 最近,計測・制御や通信など様々な分野で,状態空間ディジタルフィルタが用いられるようになってきた。我々はこれまでに,滞在時間を減少したうえで,高い処理速度を持つ多入力多出力状態空間ディジタルフィルタ用VLSI向きア-キテクチャを提案してきた。本稿では,より高速化とハ-ドウェア量の減少を目的として,状態空間ディジタルフィルタの高精度性に着目して処理時間が語長のみに依存する分散演算を先のア-クテクチャに適用した高性能VLSIア-キテクチャを提案する.そして,その性能評価を行う.その結果,フィルタの次数および入出力数に関係なく,非常に高速な処理が実現可能となることを明かにする. |
| 抄録（英） | This paper proposes and evaluates high-performance VLSI architecture for real-time state-space digital filters which are used in digital signal processing and digital contol.Previously we proposed a VLSI-oriented highly parallel architecture for state-space digital filters with high sampling rate and small latency.For the purpose of speeding up and reducing hardware complexity,the distributed arithmetic,of which processing time depends only on word length,is applid to this architecture,making good use of high accuracy of state-space digital filters.The very high sampling rate can be implemented independently of any filter order and number of the input and output. |
| 収録資料名（和） | 電子情報通信学会技術研究報告 |
| 収録資料の巻号 | Vol.93 No.509-514 |
| ページ開始 | 9 |
| ページ終了 | 16 |
| キーワード（和） | 高性能VLSIア-キテクチャ |
| キーワード（英） | High-Performance VLSI Architecture |
| 本文の言語 | JPN |
| 著者（和） | 三浦守 |
| 著者（ヨミ） | ミウラマモル |
| 著者（英） | Miura Mamoru |
| 所属機関（和） | 岩手大学工学部情報工学科 |
| 所属機関（英） | Department of Computer Science,Faculty of Engineering,Iwate University |
| 著者（和） | 恒川佳隆 |
| 著者（ヨミ） | ツネカワヨシタカ |
| 著者（英） | Tsunekawa Yoshitaka |
| 所属機関（和） | 岩手大学工学部情報工学科 |
| 所属機関（英） | Department of Computer Science,Faculty of Engineering,Iwate University |