詳細表示

No 54081
標題(和) 任意けた数デ-タ用完全ハ-ド化補助除算システム
標題(英) An Auxiliary Divider System by the Hardware for Numbers of Arbitrary Word Length
研究会名(和) 回路とシステム; 通信方式; ディジタル信号処理
研究会名(英) Circuits and Systems; Communication Systems; Digital Signal Processing
開催年月日 1994-03-14
終了年月日 1994-03-15
会議種別コード 2
共催団体名(和) 電気学会
資料番号 CAS93-115 // CS93-189 // DSP93-113
抄録(和) 電子回路のディジタル化とともに、各種信号処理技術において、益々高精度で高速な演算機構が求められている。算術演算のうち多くの演算時間を要しているのが乗除算である。その要求実現にはハ-ドウェアによる専用演算器が最も適しているといえる。しかし、高精度演算に対する柔軟性に問題があった。そこで、先に任意精度対応可能な乗除算器のチップスライス化を実現した。その結果、除算の分散処理が可能になり、可変長除算による効率的な任意精度の除算システムが実現できる。本除算システムを完全なハ-ドウェアで試作した。可変長除算の必要デ-タ数をホスト側から入力し、除算実行後、結果をホスト側に返送する本除算システムの試作結果の報告と更にそのワンチップ化についても考察する。
抄録(英) We have been developing the multiplier, divider,which is composed of a number of similar operational modules and can be expanded to any accuracy,and a chip slice implementation of them has been realized.This paper is an experimental divider system which includes several such modules,but needs no software.The system gets plural data pairs with any accuracy to be divided from host computer,and returns the results with indicated accuracy.The result of this experimental divider system and the discussion of the one-chip implementation are also reported.
収録資料名(和) 電子情報通信学会技術研究報告
収録資料の巻号 Vol.93 No.509-514
ページ開始 1
ページ終了 8
キーワード(和) ワンチップ化
キーワード(英) One-chip integration
本文の言語 JPN
著者(和) 笠原宏
著者(ヨミ) カサハラヒロシ
著者(英) Kasahara Hiroshi
所属機関(和) 東京電機大学工学部電気工学科
所属機関(英) Department of Electrical Engineering,Faculty of Engineering,Tokyo Denki University
著者(和) 中村次男
著者(ヨミ) ナカムラツギオ
著者(英) Nakamura Tsugio
所属機関(和) 国際短期大学電気通信科
所属機関(英) Department of Electrical communication,Kokusai Junior College
著者(和) 渡辺智之
著者(ヨミ) ワタナベトモユキ
著者(英) Watanabe Tomoyuki
所属機関(和) 東京電機大学工学部電気工学科
所属機関(英) Department of Electrical Engineering,Faculty of Engineering,Tokyo Denki University
著者(和) 石井淳之
著者(ヨミ) イシイジュンジ
著者(英) Ishii Junji
所属機関(和) 東京電機大学工学部電気工学科
所属機関(英) Department of Electrical Engineering,Faculty of Engineering,Tokyo Denki University

WWW サーバ管理者
E-mail: webmaster@ieice.org