| No | 46092 |
|---|---|
| 標題（和） | 低位相雑音、低消費電力特性を持つ並列型N段Cycle Swallower(NSCS)を用いた高速引き込みPLLシンセサイザ |
| 標題（英） | Fast acquisition PLL synthesizer using parallel N-stage cycle swallower(NSCS)with low phase noise and small power consumption |
| 研究会名（和） | 通信方式; 無線通信システム; スペクトル拡散 |
| 研究会名（英） | Communication Systems; Radio Communication Systems; Spread Spectrum Technology |
| 開催年月日 | 1993-06-17 |
| 終了年月日 | 1993-06-18 |
| 会議種別コード | 2 |
| 共催団体名（和） | |
| 資料番号 | CS93-48 // RCS93-26 // SST93-5 |
| 抄録（和） | N段Cycle Swallower(NSCS)を用いたPLL周波数シンセサイザは、非常に高速切り換え可能なシンセサイザである。しかし、このシンセサイザにおいてNSCSは非常に大きな電力を消費する。本論文では、低消費電力、低位相雑音特性を持つ新しい形のNSCSを用いた高速PLLシンセサイザを提案する。提案するシンセサイザでは、NSCSが並列構造を持つため、2個以上の連続するパルスを除去することがない。従って、位相雑音を低減することができる。さらに、従来の直列型NSCSでは、プリスケ-ラを用いたとき5段を必要としていたのに対し、提案する並列型NSCSでは3段しか必要としない。従って、並列型NSCSは消費電力を低減するのに有効な手段であるといえる。実験結果では、プリスケ-ラを用いた並列型3SCSシンセサイザは従来の直列型3SCSシンセサイザの約半分の消費電力である。さらに、出力スペクトルを見ると提案するシンセイザは、プリスケ-ラを用いた直列型5SCSシンセサイザの90%以上の位相雑音を低減できる。 |
| 抄録（英） | PLL frequency synthesizer with N-stage cycle swallower(NSCS)is one of the fastest frequency switching synthesizers.Howver in the synthesizer,NSCS is the major power consumption part.In this paper,a fast switching PLL synthesizer is proposed by introducing the novel type of the NSCS with low phase noise and small power consumption.In our proposed synthesizer,since the NSCS has a parallel structure,it never removes any consecutive two or more pulses.Therefore,a great deal of phase noise can by reduced.Furthermore,even if a prescalar is employed,the this parallel NSCS requires only three stages in order to cover the desirable performance;whereas the series NSCS requires five stages.Therefore,the parallel NSCS is abailable to reduce power consumption.Experimental results show that the parallel 3SCS synthesizer with the prescalar consume half the power of the series 3SCS synthesizer.Furthermore,the synthesizer output spectrum can show that we can reduce over 90-percent phase noise of the series 5SCS synthesizer with the prescalar. |
| 収録資料名（和） | 電子情報通信学会技術研究報告 |
| 収録資料の巻号 | Vol.93 No.89,90,91,92,93,94 |
| ページ開始 | 25 |
| ページ終了 | 30 |
| キーワード（和） | プリスケ-ラ |
| キーワード（英） | prescalar |
| 本文の言語 | ENG |
| 著者（和） | 森真作 |
| 著者（ヨミ） | モリシンサク |
| 著者（英） | Mori Shinsaku |
| 所属機関（和） | 慶應義塾大学理工学部電気工学科 |
| 所属機関（英） | Department of Electrical Engineering,Faculty of Science and Technology,Keio University |
| 著者（和） | 朴徳圭 |
| 著者（ヨミ） | パクトクキョウ |
| 著者（英） | Park Duk-Kyu |
| 所属機関（和） | 郵政省通信総合研究所 |
| 所属機関（英） | Communications Research Laboratory,Ministry of Posts and Telecommunications |
| 著者（和） | 佐波孝彦 |
| 著者（ヨミ） | サバタカヒコ |
| 著者（英） | Saba Takahiko |
| 所属機関（和） | 慶應義塾大学理工学部電気工学科 |
| 所属機関（英） | Department of Electrical Engineering,Faculty of Science and Technology,Keio University |