No |
40726 |
標題(和) |
ニアリノンブロック再送/内部高速型ATMゲ-トスイッチ |
標題(英) |
Nearly-non-blocking ATM Switching architecture using high-speed re-try algorithm |
研究会名(和) |
衛星通信; 通信方式 |
研究会名(英) |
Satellite Telecommunications; Communication Systems |
開催年月日 |
1992-10-22 |
終了年月日 |
1992-10-23 |
会議種別コード |
2 |
共催団体名(和) |
|
資料番号 |
SAT92-45 // CS92-51 |
抄録(和) |
高速, 大規模ATMスイッチに適したニアリノンブロック再送/内部高速型ATMゲ-トスイッチ(SLB)を提案した。入出力バッファとバニアンスイッチとから構成されるSLBスイッチは、出力バッファフルが生じたときセル再送を行ない(バックプレッシャ-方式)、かつ1セル周期に最大2セル入力バッファから送出することにより、セルロスレ-トを十分に低減できる。さらに、本スイッチは、バニアンスイッチの内部速度をある程度高速化し、セル再送確率と比べ十分無視できる程度に内部リンク衝突を低減化したニアリノンブロックスイッチとしている。本ニアリノンブロックスイッチの特徴は、内部リンク速度をある程度以上には増大することなく、大規模なスイッチを構成できる点にある。本報告では、SLBスイッチの基本構成、最大リンク速度の設計法、SLBの試作について述べる。 |
抄録(英) |
This paper proposes a high-speed ATM switch architecture that uses Banyan-based switches.Each switch has input and output buffers and can re-transmit two cells in one cell period using the simple back-pressure algorithm.Link blocking probability is calculated for the switch,and required maximum link speed is also identified.It is found that maximum required link speed saturate,s with the switch size.Large-capacity ATM switches can,therefore,be realized without greatly increasing link speed.Using the proposed statistical Iink blocking architecture and SST devices,1.2-Gb, s high-speed ATM prototype switch is fabricated. |
収録資料名(和) |
電子情報通信学会技術研究報告 |
収録資料の巻号 |
Vol.92 No.285〜288 |
ページ開始 |
23 |
ページ終了 |
30 |
キーワード(和) |
バッファ |
キーワード(英) |
buffer |
本文の言語 |
JPN |
著者(和) |
片岡秀樹 |
著者(ヨミ) |
カタオカヒデキ |
著者(英) |
Kataoka Hideki |
所属機関(和) |
NTT |
所属機関(英) |
NTT |
著者(和) |
新井芳光 |
著者(ヨミ) |
アライヨシミツ |
著者(英) |
Arai Yoshimitsu |
所属機関(和) |
NTT |
所属機関(英) |
NTT |
著者(和) |
土井幸浩 |
著者(ヨミ) |
ドイユキヒロ |
著者(英) |
Doi Yukihiro |
所属機関(和) |
NTT |
所属機関(英) |
NTT |
著者(和) |
山中直明 |
著者(ヨミ) |
ヤマナカナオアキ |
著者(英) |
Yamanaka Naoaki |
所属機関(和) |
NTT |
所属機関(英) |
NTT |
著者(和) |
源田浩一 |
著者(ヨミ) |
ゲンダコウイチ |
著者(英) |
Genda Kouichi |
所属機関(和) |
NTT |
所属機関(英) |
NTT |