| No | 28604 |
|---|---|
| 標題（和） | SDHにおける1.5Mbit/s,2Mbit/s,50Mbit/s混在クロスコネクト方式の提案 |
| 標題（英） | Multi-Speed Digital Cross-Connect Method for SDH-based Network |
| 研究会名（和） | 通信方式 |
| 研究会名（英） | Communication Systems |
| 開催年月日 | 1990-01-23 |
| 終了年月日 | 1990-01-23 |
| 会議種別コード | 2 |
| 共催団体名（和） | |
| 資料番号 | CS89-93 |
| 抄録（和） | 本稿では、スイチッング周期を回線速度に応じて時分割に制御することによりスイッチング速度の混在が可能な時分割スイッチング方式を提案している。CCITT勧告の同期ハイアラキでは1.5Mbit, s系の信号と2Mbit/s系の信号の混在多重が可能である。両系の信号の混在ネットワ-クを実現するためには、低遅延で経済的な速度混在クロスコネクトシステムが必要となる。本稿で提案している速度混在スイッチング方式では、回線速度に応じてスイッチング周期を時分割に可変制御する。デ-タメモリにデュアルポ-トメモリを用いることにより書き込み領域と読み出し領域とを独立に制御できるようにし、スイッチング周期に応じて読み出し領域を可変制御してTSSIを保証する。 |
| 抄録（英） | This paper proposes a new time-division switching method capable to switch various rates channels multiplexed mixedly.In the synchronous digital hierarchy(SDH)of CCITT recomendations G.707-G.709,1.5 Mbit, s based signals and 2 Mbit/s based signals can be multipexed mixedly.Multi-rate digital cross connect systems with low signal delay are needed for realising mixed rate signal network.In the new switching method shown in the paper,the switching period is determined adaptively according to the signal rate.Dual port memory is used as data memory,which guarantees time slot sequency integrity of the switched signals. |
| 収録資料名（和） | 電子情報通信学会技術研究報告 |
| 収録資料の巻号 | Vol.89 No.385 |
| ページ開始 | 7 |
| ページ終了 | 12 |
| キーワード（和） | 周期可変スイッチ |
| キーワード（英） | adaptive period switching |
| 本文の言語 | JPN |
| 著者（和） | 竹田賢二 |
| 著者（ヨミ） | タケダケンジ |
| 著者（英） | Takeda Kenji |
| 所属機関（和） | 日立通信システム |
| 所属機関（英） | Hitachi Communication Systems |
| 著者（和） | 菅野忠行 |
| 著者（ヨミ） | カンノタダユキ |
| 著者（英） | Kanno Tadayuki |
| 所属機関（和） | 日立製作所戸塚工場 |
| 所属機関（英） | Totsuka Works,Hitachi |
| 著者（和） | 高取正浩 |
| 著者（ヨミ） | タカトリマサヒロ |
| 著者（英） | Takatori Masahiro |
| 所属機関（和） | 日立製作所中央研究所 |
| 所属機関（英） | Central Research Laboratory,Hitachi |
| 著者（和） | 中野幸男 |
| 著者（ヨミ） | ナカノユキオ |
| 著者（英） | Nakano Yukio |
| 所属機関（和） | 日立製作所中央研究所 |
| 所属機関（英） | Central Research Laboratory,Hitachi |