| No | 28503 |
|---|---|
| 標題（和） | 高速バスインタフェ-ス用位相同期回路 |
| 標題（英） | A Phase Locked Loop Circuit for Broadband Access in Passive Bus Configuration |
| 研究会名（和） | 通信方式 |
| 研究会名（英） | Communication Systems |
| 開催年月日 | 1988-05-25 |
| 終了年月日 | 1988-05-25 |
| 会議種別コード | 2 |
| 共催団体名（和） | |
| 資料番号 | CS88-3 |
| 抄録（和） | 高速ユ-ザ・網インタフェ-スとして望ましい受動バス形式の高速バスインタフェ-スを実現する上で技術的な問題であるタイミング抽出回路について検討している。具体的にはPLLを用いたタイミング抽出回路(位相同期回路)について同期確立に必要なプリアンブル長の観点から検討を行っている。さらに、高速インタフェ-スの伝送符号としてCMI符号を考えたとき、位相比較回路として新しい回路を提案している。最後に位相同期回路を試作し、伝送速度155.52Mbpsの信号に対して約3バイトのプリアンブル長でタイミング抽出の確立ができることを実験により確かめている。 |
| 抄録（英） | |
| 収録資料名（和） | 電子情報通信学会技術研究報告 |
| 収録資料の巻号 | Vol.88 No.40 |
| ページ開始 | 13 |
| ページ終了 | 19 |
| キーワード（和） | ユ-ザ・網インタフェ-ス |
| キーワード（英） | PLL |
| 本文の言語 | JPN |
| 著者（和） | 柿沼隆馬 |
| 著者（ヨミ） | カキヌマリュウマ |
| 著者（英） | Kakinuma Ryuma |
| 所属機関（和） | NTT |
| 所属機関（英） | Nippon Telegraph and Telephone |
| 著者（和） | 前川英二 |
| 著者（ヨミ） | マエカワエイジ |
| 著者（英） | Maekawa Eiji |
| 所属機関（和） | NTT |
| 所属機関（英） | Nippon Telegraph and Telephone |