No |
262039 |
標題(和) |
FPGA内蔵CPUを用いたOVSオフロードの開発と評価 |
標題(英) |
Evaluation of OVS offload with FPGA |
研究会名(和) |
ネットワークシステム, 情報ネットワーク, 通信方式, ネットワーク仮想化 |
研究会名(英) |
Network Systems, Information Networks, Communication Systems, Network Virtualization |
開催年月日 |
2019-09-05 |
終了年月日 |
2019-09-06 |
会議種別コード |
5 |
共催団体名(和) |
|
資料番号 |
CS2019-53 |
抄録(和) |
NFV(Network Function Virtualization)ではサーバ内のパケット中継が増大し,高い中継性能を達成するために仮想スイッチに多数のCPUコアを割り当てる必要がある.そのためアプリケーションに割り当てるCPUコア数が不足する事態が発生しており,中継処理からCPUコアを解放するオフロード技術が注目されている.\r\n本稿では,当社で開発を行ったFPGA内蔵CPUを用いたOVS(Open vSwitch)オフロードのアーキテクチャおよび評価結果を報告する. |
抄録(英) |
In the NFV (Network Function Virtualization), quantum of packet relaying by software virtual switch is exploded in the server. So, many CPU cores are need to assign to software virtual switch in order to achieve high performance of packet relaying. It leads CPU cores are not enough for application. Offload technologies to release CPU cores from packet relaying by software are gathering attention in this situation. In this paper, we present architecture and experimental results of our implemented OVS acceleration with FPGA offload. |
収録資料名(和) |
電子情報通信学会技術研究報告 |
収録資料の巻号 |
Vol.119, No.196 |
ページ開始 |
33 |
ページ終了 |
38 |
キーワード(和) |
仮想スイッチ,FPGA,オフロード,NFV |
キーワード(英) |
Virtual Switch,FPGA,offload,NFV |
本文の言語 |
JPN |
著者(和) |
兵頭和樹 |
著者(ヨミ) |
ヒョウドウ カズキ |
著者(英) |
Kazuki Hyoudou |
所属機関(和) |
株式会社富士通研究所 |
所属機関(英) |
Fujitsu Laboratories Limited |
著者(和) |
清水貴志 |
著者(ヨミ) |
シミズ タカシ |
著者(英) |
Takashi Shimizu |
所属機関(和) |
株式会社富士通研究所 |
所属機関(英) |
Fujitsu Laboratories Limited |
著者(和) |
深野晴久 |
著者(ヨミ) |
フカノ ハルヒサ |
著者(英) |
Haruhisa Fukano |
所属機関(和) |
富士通九州ネットワークテクノロジーズ |
所属機関(英) |
Fujitsu Kyushu Network Technologies Limited |
著者(和) |
麻野克仁 |
著者(ヨミ) |
アサノ カツヒト |
著者(英) |
Katsuhito Asano |
所属機関(和) |
株式会社富士通研究所 |
所属機関(英) |
Fujitsu Laboratories Limited |
著者(和) |
松浦康道 |
著者(ヨミ) |
マツウラ ヤスミチ |
著者(英) |
Yasumichi Matsuura |
所属機関(和) |
富士通株式会社 |
所属機関(英) |
Fujitsu Limited |