詳細表示

No 24009
標題(和) ディジタルフィルタの乗算器数削減による丸め雑音の低減化;固定小数点乗算器の場合
標題(英) A roundoff noise reduction by reducing the numbers of multipliers in digital filters;In the case of fixed point multipliers
研究会名(和) 回路とシステム; 通信方式; ディジタル信号処理
研究会名(英) Circuits and Systems; Communication Systems; Digital Signal Processing
開催年月日 1991-03-14
終了年月日 1991-03-15
会議種別コード 2
共催団体名(和) 電気学会
資料番号 CAS90-136 // CS90-86 // DSP90-101
抄録(和) なお本研究では、固定小数点演算の乗算器を対象としているが、浮動小数点演算の乗算器に対しても類似の解析が可能である。
抄録(英) In this paper,we assume that multipliers are in fixed point arithmetics.The similar analysis can be obtained in the digital filters in which the floating point arithmetic multipliers are exployed.
収録資料名(和) 電子情報通信学会技術研究報告
収録資料の巻号 Vol.90 No.465〜470
ページ開始 7
ページ終了 14
キーワード(和) 固定小数点
キーワード(英) fixed point
本文の言語 JPN
著者(和) 石井六哉
著者(ヨミ) イシイロクヤ
著者(英) Ishii Rokuya
所属機関(和) 横浜国立大学工学部電子情報工学科
所属機関(英) Division of Electrical and Computer Engineering,Faculty of Engineering,Yokohama National University
著者(和) 菅沼滋
著者(ヨミ) スガヌマシゲル
著者(英) Suganuma Shigeru
所属機関(和) 横浜国立大学工学部電子情報工学科
所属機関(英) Division of Electrical and Computer Engineering,Faculty of Engineering,Yokohama National University

WWW サーバ管理者
E-mail: webmaster@ieice.org