| No | 23875 |
|---|---|
| 標題（和） | 機能メモリを用いたペトリネット制御型行列計算機のハ-ドウェア構成 |
| 標題（英） | Am Architecture of Petri Net controlled Multiprocessor |
| 研究会名（和） | 回路とシステム; 通信方式; ディジタル信号処理 |
| 研究会名（英） | Circuits and Systems; Communication Systems; Digital Signal Processing |
| 開催年月日 | 1990-03-26 |
| 終了年月日 | 1990-03-27 |
| 会議種別コード | 2 |
| 共催団体名（和） | 電気学会 |
| 資料番号 | CAS89-170 // CS89-130 // DSP89-69 |
| 抄録（和） | 本論文では、ペトリネット制御型並列計算機のオ-バヘッドを削減し、高速化する手法を提案する。著書らが以前に提案したペトリネット制御型並列計算機は、ペトリネットで並列処理を記述すれば、同期、拝他制御等の処理を直接制御できる。しかし、コントロ-ラにマイクロプロセッサを用いたので、コントロ-ルオ-バヘッドが大きく、並列度で高速性を追求しても処理速度が上がらないという欠点があった。高速化の手法は、発火可能なトランジションの検索、リタ-ンまたはキルによって不必要となったプレ-スの消去、グロ-バルプレ-スの処理にワ-ド幅の大きい機能メモリを用い、コントロ-ラをハ-ドウェア化した。さらに、シミュレ-ションによって、ここで提案したシステムのオ-バヘッドを評価した。これによって、以前のシステムより2桁以上の高速化が期待できる。その結果、プロセスの単位(粒度)が1文程度とかなり小さな処理に対しても、オ-バヘッドの占める割合は小さく、並列度が十分確保できることを示した。 |
| 抄録（英） | This paper proposes an improvement for the petri net controlled multiprocessor proposed before.The most important operations in petri net control are check of fireable transition,Sub-net return or kill and process of global place.we designed these functions by ASIC with the memory of very wide word.And we designed a petri net controller with these ASIC memories.This controller can perform 250 times faster than the previous system.It is shown by simulation that the system can perform highly parallel processing with small graunlarity at high speed. |
| 収録資料名（和） | 電子情報通信学会技術研究報告 |
| 収録資料の巻号 | Vol.89 No.474,475 Vol.85 No.476,477 Vol.89 No.478,479 |
| ページ開始 | 111 |
| ページ終了 | 118 |
| キーワード（和） | 並列計算機 |
| キーワード（英） | multi processor |
| 本文の言語 | JPN |
| 著者（和） | 土肥康孝 |
| 著者（ヨミ） | ドヒヤスノリ |
| 著者（英） | Dohi Yasunori |
| 所属機関（和） | 横浜国立大学工学部 |
| 所属機関（英） | Faculty of Engineering,Yokohama National University |
| 著者（和） | 村越英樹 |
| 著者（ヨミ） | ムラコシヒデキ |
| 著者（英） | Murakoshi Hideki |
| 所属機関（和） | 横浜国立大学工学部 |
| 所属機関（英） | Faculty of Engineering,Yokohama National University |