詳細表示

No 23552
標題(和) 高速IIRフィルタ実現のための実ジョルダン形式を用いたブロック処理の簡単化
標題(英) Simplification of block processing using real Jordan canonical form for fast IIR filter implementation.
研究会名(和) 回路とシステム; 通信方式
研究会名(英) Circuits and Systems; Communication Systems
開催年月日 1988-03-22
終了年月日 1988-03-23
会議種別コード 2
共催団体名(和) 電気学会
資料番号 CAS87-257 // CS87-163
抄録(和) ディジタル信号処理システムのハ-ドウェア実現において,複数の出力を同時に計算するブロック処理を用いることによって,処理要素の速度より速いスル-プットを得ることができる。本稿では,まず,1入力1出力の状態方程式で表されたシステムのブロック実現において,Messerschmittらの回路を改良し,より規則正しい,遅延素子の数を減らした回路を示す。次に,状態更新行列を実ジョルダン方式に変換することによって,状態更新回路を簡単化する方法を提案する。提案する回路は正規実現の直並列構成となり,2次並列構成の時に近い簡単な回路となる。この回路は,多重極を持つシステムでも実現することができる。最後に,スケ-リングと誤差解析にも触れる。
抄録(英) On implementation of digital signal processing system,throughput faster than processing element can be obtained by using block processing which calculate multiple outputs simultaneously.In this paper,first,we show the improved version of the circuits by Messerschmitt et al.These circuits are more regular in structure and have fewer delay elements.Second,we propose the method to simplify the state update network by transforming the state update matrix to real Jordan canonical form.This new circuit becomes cascade-parallel form of normal implementations,which is similar to parallel form of second order sections.This circuit can implement the system having multiple poles.Lastly,we describe scaling and noise analysis.
収録資料名(和) 電子情報通信学会技術研究報告
収録資料の巻号 CAS87-234〜262 Vol.87 No.411,412 CS87-140〜168 Vol.87 No.413,414
ページ開始 55
ページ終了 60
キーワード(和) 高速実現
キーワード(英) IIR digital filter
本文の言語 JPN
著者(和) 武部幹
著者(ヨミ) タケベツヨシ
著者(英) Takebe Tsuyoshi
所属機関(和) 金沢大学工学部電気情報工学科
所属機関(英) Department of Electronics and Computer Engineering,Faculty of Technology,Kanazawa University
著者(和) 平野泰宏
著者(ヨミ) ヒラノヤスヒロ
著者(英) Hirano Yasuhiro
所属機関(和) 金沢大学工学部電気情報工学科
所属機関(英) Department of Electronics and Computer Engineering,Faculty of Technology,Kanazawa University

WWW サーバ管理者
E-mail: webmaster@ieice.org