| No | 23537 |
|---|---|
| 標題（和） | 剰余数系ディジタル信号処理における高速スケ-リングのハ-ドウェア構成 |
| 標題（英） | A Hardware Implementation for Fast Scaling Algorithm in Residue Number System Digital Signal Processing |
| 研究会名（和） | 回路とシステム; 通信方式 |
| 研究会名（英） | Circuits and Systems; Communication Systems |
| 開催年月日 | 1988-03-22 |
| 終了年月日 | 1988-03-23 |
| 会議種別コード | 2 |
| 共催団体名（和） | 電気学会 |
| 資料番号 | CAS87-242 // CS87-148 |
| 抄録（和） | 剰余数系ディジタル信号処理は、各モジュ-ル系での演算が並列に実行でき、高速化が可能となる。しかし整数演算のため,巡回形フィルタや複数段の乗算では、オ-バ-フロ-が生じ,スケ-リング除算を挿入する必要がある。従来このスケ-リングに関しては、Mixed Radix System(MRS)と呼ばれる手法が報告されているが、本研究では中国人の剰余定理における剰余符号を復号する公式を変形し、剰余符号から復号、除算近似、剰余符号化という操作を一括して実行する変換公式を導いた。導かれた結果は、MRSに比べて高速なハ-ドウェアアルゴリズムを示しており、スケ-ル数選択範囲が拡大したことによる係数精度の向上も合わせて達成している。 |
| 抄録（英） | |
| 収録資料名（和） | 電子情報通信学会技術研究報告 |
| 収録資料の巻号 | CAS87-234〜262 Vol.87 No.411,412 CS87-140〜168 Vol.87 No.413,414 |
| ページ開始 | 49 |
| ページ終了 | 54 |
| キーワード（和） | スケ-リング手法 |
| キーワード（英） | scaling algorithm |
| 本文の言語 | JPN |
| 著者（和） | 國枝博昭 |
| 著者（ヨミ） | クニエダヒロアキ |
| 著者（英） | Kunieda Hiroaki |
| 所属機関（和） | 東京工業大学工学部 |
| 所属機関（英） | Faculty of Engineering,Tokyo Institute of Technology |
| 著者（和） | 藤田宗範 |
| 著者（ヨミ） | フジタムネノリ |
| 著者（英） | Fujita Munenori |
| 所属機関（和） | 東京工業大学工学部 |
| 所属機関（英） | Faculty of Engineering,Tokyo Institute of Technology |